全文总字数：4934字

基于TSV的三维芯片封装结构体热力学分析

文献综述

（一）基于TSV的三维芯片封装研究背景

三维叠层芯片的封装方式已经成为系统级封装技术发展的主要趋势。然而，与常规的单芯片相比，堆叠封装方式封装了更多的裸芯片，其内部热源相互影响，热耦合更强，发热密度显著增大，这将使得叠层芯片内部的热场比单片集成电路更复杂，因而可能会造成更为严重的热可靠性问题[1]。

预测叠层芯片在所给功率下各芯片的温度将对芯片热可靠性设计和芯片自身散热特性评估有重要意义和应用价值。为满足更高性能、更低功耗、更小尺寸和更低成本的要求，三维集成技术对于克服互连扩展的障碍极具吸引力，被认为是下一代集成电路最有潜力的发展方向。然而，由于晶体管密度大幅增加、有效散热面积减少，导致芯片温度升高，因此，有效的热管理成为三维集成电路（3D IC）解决方案中最关键的问题之一[2]。使用硅通孔（TSV）技术对集成电路模型进行垂直集成被认为是开发新一代电子产品最可行的解决方案之一。TSV 技术通过在上下层器件中插入 TSV，使热量沿器件层传导至散热器，TSV 是实现 3D IC的关键组件。然而，含大量 TSV 的 3D 封装结构的精确建模非常复杂。另外，在 ICs 层间集成微通道散热器，利用液体冷却循环系统带走器件产生的高热流，可明显改善系统的散热效果[3]。

3D集成概念的首创性研究最早可以追溯到1981年报道的成果，该研究将 N型金属氧化物半导体和PMOS器件垂直集成为共用一个栅极的反相器，极大的减小了器件面积。此后，人们开发了若干种在封装层次和电路层次的3D集成方法，这些方法各有优缺点，根据工艺技术的不同，可简单归类为系统级封装（System in Package, SiP）和3D IC两种。SiP中一般采用高深宽比的硅通孔（Through Silicon Via, TSV），因为TSV的高深宽比会使系统垂直互连密度减小。3D IC中则采用低深宽比的TSV，不同平面的器件间的互连是精细粒度的，3D IC可看做是为SiP的子集[4]。

硅通孔技术（TSV），是通过在硅片上制作通孔，再往其中填充导体材料如钨、铝和铜等，从而垂直穿过硅衬底实现上下层芯片之间的互连。通过在铜柱外围包裹一层绝缘层来进行隔离，从而避免TSV与硅衬底之间的漏电现象，其材料一般为SiO2；同时，还需要添加一层阻挡层来防止铜原子往衬底中扩散，通常其材料为Ta或者Ti。TSV的结构除了常见的圆柱形以外，还包括锥形、同轴型和圆环型等。圆柱形TSV结构简单，建模容易，因此对圆柱形TSV的研究远超其他结构[5]。锥形TSV工艺简单，在填充金属时不易产生空洞，可靠性高。同轴型TSV由中心金属和外层金属环组成，中心属传输信号的同时外层金属环接地，对信号干扰及噪声起到良好的屏蔽作用。圆环形TSV由一个金属环，及其两侧由二氧化硅制作的绝缘层和中心的介质层构成，其克服了圆柱形TSV的工艺难题。3D IC 采用 TSV 技术在垂直方向上进行器件或芯片之间的互连，可完成单个或多个组合功能。3D IC 技术可集成不同材料、不同工艺的结构到一个芯片中，为实现超摩尔定律提供了广阔的发展平台[6]。

相较于传统的2D IC，3D IC 有以下几方面的优点：1）有效缩短了互连线间距，减小了互连线间的寄生参数，降低了互连延时和功率损耗；2）垂直互连导致芯片间的输入/输出（In/Out, I/O）通道数目增加、互连密度提高，芯片间传输带宽提升了两个以上的数量级，因此提高了传输数量；3）通过对传感器、MEMS、存储器、处理器等不同功能和应用的器件的堆叠，可实现异质集成；4）具有使面积小、成本低、易设计等优点[7]。