论文总字数：19118字

摘 要

在无线的通信系统中，频率源的选择和应用是十分重要的。如果只是采用单一的晶振是很难满足需求的，这样一来频率合成器的作用就越来越明显，由于它能够提供很多精准的频率作为本振信号。频率合成器的性能影响着通信系统，其性能指标主要有以下几个方面：频率的调节步长、频率的平稳度和精度，同时还包含输出信号的相位噪声和输出信号的杂散等。

频率合成器的运用非常普遍，可以对信号实现调制解调，同时还可以对信号进行高低变频。本论文阐述了频率合成器的几种形式和锁相环频率合成器的一些原理，锁相频率合成器具备工作频带很宽、频谱品质好、方案比较简单、工作频率较高等特点，被普遍应用在目前现有的频率合成办法中。

本论文电路在TSMC 90nm工艺下实现，版图是虚拟机下利用Cadence Virtuoso工具实现的，电路设计和仿真在ADE的Spectre平台下完成。其中大部分探讨了电路元器件的挑选和设计，在选定参数的情况下使用先进仿真软件对设计的锁相源电路实现频域和瞬态仿真，并对各个参数进行优化。仿真的最终成果验证了电路的正确性和锁相环频率合成器的可行性。

关键词：射频锁相源 频率合成器 ADE仿真

Design and simulation of BLE chip rf lock source

Abstract

In the wireless communication system, the requirement of frequency source becomes higher and higher.If only a single crystals is difficult to meet demand, so that the role of the frequency synthesizer is more and more important, because it can provide a large number of accurate steady frequency as the local oscillator signal.Frequency synthesizer affects the performance of communication system, its performance is mostly has the following lots of ways: the adjustment of the frequency step size, stability and precision of the frequency, at the same time also includes the output signal of the phase noise and spurious output signal, etc.

The use of frequency synthesizers is very common, and it can also change the signal up and down. In this paper, several completion forms of frequency synthesizer and some principles of phase-locked loop frequency synthesizer are described.The phase-locked frequency synthesizer is widely used in the current frequency synthesis method, which is characterized by wide working frequency band, good spectrum quality, simple scheme and high working frequency.

The circuit of this paper is completed under the BLE technology, and the map is completed under the virtual machine using Cadence Virtusoo tools. The circuit design and simulation are completed under the ADE platform. Mainly discussed the selection and design of circuit components, in the case of selected parameters using advanced simulation software for the design of phase-locked source circuit of frequency domain and the transient response simulation, and a lot of parameters are optimized. The simulation results verify the correctness of the circuit and the feasibility of the phase-locked loop frequency synthesizer.

Keywords: rf phase-locked source; frequency synthesizer; ADE simulation

目 录

摘 要 I

Abstract II

第一章 引言 1

1.1课题背景 1

1.2课题内容 2

1.3论文的组织结构 2

第二章 相关技术介绍 4

2.1 BLE芯片介绍 4

2.2射频锁相源介绍 6

2.3频率合成器基本描述 7

2.4 ADE平台介绍 9

2.5本章小结 10

第三章 BLE芯片射频锁相源的设计 11

3.1整体电路设计 11

3.2各部分电路设计 12

3.2.1 鉴频鉴相器设计 12

3.2.2 电荷泵设计 14

3.2.3 压控振荡器设计 14

3.2.4 分频器设计 16

3.2.5 环路滤波器设计 19

3.3版图设计 20

3.4本章小结 21

第四章 BLE芯片射频锁相源的实现与仿真 22

4.1仿真环境 22

4.2仿真结果 23

4.3本章小结 28

第五章 总结与展望 29

5.1 总结 29

5.2 展望 29

参考文献 31

致谢 33

第一章 引言

1.1 课题背景

作为频率合成器的重要结构，锁相环频率合成器是通信工作者研究的核心内容。锁相的概念是被称为同步通信第一人工程师Bellescize首次提出的，并迅速在电子和通信领域得到广泛应用，许多硬件都在应用锁相这一技术。最开始的锁相环经过纯模拟电路完成的，集成锁相环最初是1965年开始使用的，被人们叫做模拟锁相环。在那以后，呈现出了利用数字鉴相器的锁相环，但是仍然使用模拟的方式实现其中的环路滤波器等器件，因此被称为混合信号锁相环，也成为当前使用最多的锁相环结构。本次设计就是设计了基于混合信号的锁相环，在工作频率等方面有着很大优势。与此同时，纯数字锁相环逐渐的进入到人们的视野当中，而且慢慢的进入到了许多应用的行业。纯数字锁相环的每一个部分都是数字电路实现的，这种信号可以很好的对外界的干扰进行阻挡，所以纯数字锁相环有很强的稳定性和耐用性。而且，全数字锁相环的设计可以一步一步进行，在了解原理的基础上这种锁相环的设计并不困难。同时，全数字锁相环也有一些缺点，这些缺点导致在某些固定的场合并不能很好的利用其优势。

请支付后下载全文，论文总字数：19118字