英语原文共 16 页，剩余内容已隐藏，支付完成后下载完整资料

一种低编码复杂度的QC-LDPC码的构造方法

Hua Xu

摘要：准循环低密度奇偶校验（QC-LDPC）码在无线通信系统中经常使用，因此低编码复杂度便非常重要。在本文中，提出一个新的方案构建低编码复杂度的QC-LDPC码。该方案被称为两阶段粒子群算法（TS-PSO）算法，其中两个阈值和构成QC-LDPC码周长分配被考虑。该方案由两个阶段组成。在第一阶段中，我们构建的二进制基本矩阵QC-LDPC码的最佳的阈值。矩阵是通过组合一个二进制PSO算法构造和原模图外在信息传递（PEXIT）方法。在第二阶段中，我们搜索一个用最好的周长分布的QC-LDPC码的指数矩阵。这个指数矩阵是基于在第一阶段中获得的基本矩阵。因此，在与该QC-LDPC码的奇偶校验矩阵最好的阈值和最佳周长分布构成。此外，误比特率特性被用于通过提出的方案构造的QC-LDPC码相比，QC-LDPC码在802。16e标准，和QC-LDPC码潭的研究。仿真结果表明，本文中的QC-LDPC编码方法码加性高斯白噪声信道和瑞利信道中优于802。16e的编码和Tam的编码。此外，提出的方案是很容易实现的，并且在构造低编码复杂度的QC-LDPC码具有灵活性的和有效性的特点。

关键词：QC-LDPC码 低编码复杂度 PSO算法 二进制矩阵

1. 简介

近年来，许多研究人员已经研究了低密度奇偶校验（LDPC）码，以显示它们的许多优点，包括能力接近，并行解码，并更好地渐近演出比Turbo码。它们已经在无线通信[1-4]使用无线传感器网络[5]，和电力通信系统[6]。随机构造和代数构造是用于构建LDPC码的两个主要的方法[7]。对于长码的长度，随机结构通常导致比代数结构更好的性能。然而，代数构造方法，通常进行比随机结构更好法与短至中度的码长[7，8]。在随机的构造方法，密度进化是用于评估所述LDPC码的性能的最重要的算法合奏和优化的不规则LDPC码[9-11]的度数分布对。它跟踪在迭代期间，在LDPC码的解码的消息的概率密度函数。然而，高斯近似法跟踪解码消息的装置和能有什么好权衡复杂度和性能[12，13]。

许多研究已经在不规则LDPC码的随机结构进行。 最的研究主要集中于最好的门槛搜索度分布对，导致最低误差率。不规则LDPC码度分布对优化已经被认为是在加性高斯白噪声（AWGN）信道[9，13]，瑞利通道[11]，二元删除频道[14，15]，等等。除了阈值，周长是用于构建LDPC码的另一个重要参数[7]。周长是指最短在奇偶校验矩阵或LDPC码的Tanner图的周期[7，8]。典型的结构基于周长的方法是渐进边生长（PEG）算法，其目的是构建的准循环LDPC（QC-LDPC）码通过最大化LDPC码的Tanner图的周长代码。

从实际情况来看，代数构造方法是一个不错的选择。QC-LDPC码是代数法构造LDPC码的非常重要的子类。构成QC-LDPC码的奇偶校验检查矩阵被循环排列形成矩阵或零矩阵，其可以由移位寄存器很容易地实现。所以，QC-LDPC码已在几个先进的通信标准，例如已经采用由于其硬件友好型结构的802.16e和802.11n。

非本征信息传送（退出）图表方法是在另一广泛使用的方法由于其简单性和准确性[19，20]的不规则LDPC码设计。然而，常规EXIT图的方法不能在多边缘型应用和基于原模图LDPC码。来评价的原模图的LDPC码的性能[21]，一个原模图EXIT（PEXIT）算法已被提出，它可以提供的原模图的准确评估阈。此外，构成QC-LDPC码的阈值，也可以使用PEXIT方法评价因为它们可被视为原模图LDPC码的特例。二进制的阈值的QC-LDPC码基本矩阵是在性能评价的一个重要参数QC-LDPC码。要确定的QC-LDPC码的缩短位置的PEXIT分析QC-LDPC码已被用来计算QC-LDPC的基本矩阵的阈值码[23]，它提供的QC-LDPC码的性能的良好评价。因此，在这项研究中，PEXIT方法采用评估的QC-LDPC码的阈值。

从一个产生矩阵的QC-LDPC码的编码可能有些复杂。该的QC-LDPC码的低编码复杂度是在无线的有效传输重要通道。这是可能的，从奇偶校验矩阵被直接构造的QC-LDPC码，其可以显著降低编码复杂。

为实现低复杂度的编码器，一个QC-LDPC码的奇偶校验矩阵，通常是分成一个信息部分和奇偶校验部分。此外，奇偶校验的奇偶部在QC-LDPC码的基质具有在近似下三角（ALT）的形式构成，这导致简单的实现QC-LDPC码的编码器。在ALT方面形式，双对角线结构已在实际系统[1-3，24]被使用。与相比在的IEEE 802。16e的构成QC-LDPC码的奇偶校验矩阵的奇偶部分，的新形式奇偶校验矩阵（称为半确定性ALT形式）的奇偶部分是提出并产生了更好的性能和构成QC-LDPC码更灵活的设计[25]。然而，只有奇偶校验矩阵的奇偶部分的半确定性ALT形式是在[25]中给出。与半确定性的形式建设QC-LDPC码的方法是[25]在未讨论。

因此，我们集中于设计具有奇偶校验矩阵的形式的QC-LDPC码，如在[25]。

粒子群优化（PSO）算法是线性和非线性的有效工具优化问题[26]。它可以提供一个良好的健身评估用于并行地所有的颗粒，可有效加速最优化过程。所提出的两阶段粒子群算法（TS-PSO）算法是由两阶段。首先，我们结合二进制PSO算法和PEXIT方法来搜索二进制与最佳阈值QC-LDPC码的基础矩阵。二进制PSO算法是一种改进PSO算法的版本，并处理这些二进制设置优化问题和离散空间[27，28]。在第二阶段，用最好的周长分布的指数矩阵在第一阶段得到的二进制基本矩阵的基础上被发现。应当指出的该指数矩阵的围长对QC-LDPC的误差性能的重要作用码除了二进制基本矩阵的阈值。最后，我们可以建立一个奇偶校验构成QC-LDPC码矩阵，它具有最佳的阈值和周长分布。此外，奇偶校验矩阵的奇偶部分的半随机ALT形式留在构建QC-LDPC码，有助于QC-LDPC码的低编码复杂度。本文安排如下。构成QC-LDPC码一些符号在第2节中给出。此外，对于QC-LDPC码由奇偶校验矩阵的编码过程是在本节审查。在第3节中，我们提出的QC-LDPC码的设计方案，TS-PSO算法。此外，在第4节，所提出的QC-LDPC码，802.16e的编码和Tam的编码在AWGN信道和瑞利信道相比较。模拟和分析结果列于给出此节。第5节总结本文。

2．QC-LDPC码

在这一节中，首先，给出的QC-LDPC码的一些定义，然后直接描述编码用的奇偶校验矩阵的QC-LDPC码的算法。的奇偶校验矩阵QC-LDPC码，H矩阵，通常是由所述循环置换矩阵或者零矩阵的，这可以如下表示：

其中P是一个Ltimes;L循环置换矩阵。L是比MLtimes;NL更小的方块矩阵。P定义如下：

eIRA LDPC码的FPGA的实现

John Ding Michael Yang

摘要：eIRA码是可迭代解码的低密度校验码。它们不仅提供杰出的性能，而且满足线性时间编码。设计优良的eIRA码可以达到极其低的误码率。在这片论文中，我们成功实现了普通FPGA平台对eIRA码的编码。作为证明，我们从例子4中选取了校验矩阵。对于最大的七次迭代和7位精度，错误率相对于双精度浮点数的结果下降小于2/10分贝。需要被注意到的一个很重要的事情是没有误码率接近。这种性能通常在实际应用中被要求，据我们所知，但至今从未在文献中通过图形编码中实现。

关键词：eIRA码，LDPC码，错误平层，错误校验码，FPGA

1 简介

低密度校验码是定义在稀疏校验矩阵上的线性分组码，是加尔格尔在19世纪60年代早期提出，并且在1996年被麦基和尼尔重新发现。这些码的误码率性能相对于香农极限可以接近十分之一分贝，如果给予充分的码长，在很多方面甚至超过Turbo码。除了优异的纠错性能，固有的并行或部分并行译码器产生一个显著吞吐量，而编码复杂度可以很大程度上完全缓解的结构化或半随机奇偶校验矩阵，这通常可以分为准循环结构或代数结构。因此，我们在最近的文献中见证了大量的的论文设计和实现LDPC码。作为一个受欢迎的LDPC码的子集，eIRA代码被杨等人提出，他们通过浮点仿真证明了比特误码率的错误平层是。这些代码也有线性时间编码能力的错误控制能力。结合所有的这些有利的特点，eIRA代码被认为是适合使用下一代错误控制在高吞吐量的通信和广播应用程序中，如ETSI DVB-S2高清电视广播标准，IEEE 802.16 e和IEEE 802.11 n无线通信标准等，便于硬件实现奇偶校验矩阵采用这些标准大多是在一个完全结构化的格式。然而，完全结构化的格式不仅抑制能力错误控制能力，但也面临一个早期错误平层上。另一方面，许多应用程序禁止早期错误平层，比如磁重新编码、卫星通信、光纤光学传输等等。比如半随机编码，更有前途比结构化代码都非常好性能和极低的误码率。

在这片文章中，我们提出一个常见的FPGA平台eIRA码半随机和刻画格式。由于硅的力量，我们可以利用深度的错误率接近。在第二节中，我们简要回顾eIRA规范的几个方面。第三节设计了一个蓝图概述了错误率eIRA解码器的性能。第四节总结全文。

2 eIRA码

2.1 线性时间编码器

作为（n，k）线性分组码，eIRA码的校验矩阵可以表示为H=[]，是稀疏的(n-k)times;k矩阵，是满秩的（n-k）times;(n-k)矩阵，除了最后一列其余的列重为2。双对角矩阵的主要优点是可以以线性时间编码方式获得编码。相对应的非系统比特，这种特殊的矩阵格式保证了2等级的节点，不会形成自身的循环。文献[1]中证明了这样一种限制导致了无法忽视的性能损失。

2.2 高速解码

消息传递(MP)通常指的是迭代的置信传播，或和积算法(SPA)和最小和算法，最小和算法是SPA的降低复杂性近似值。最小和算法的性能损失可以由线性补偿后处理，耦合与标准化术语或软的附加的抵消项信息。

曼苏尔提出了涡轮解码消息传递(TDMP)LDPC码。TDMP提供两倍吞吐量和重要的记忆优势相对于传统两阶段消息传递(TPMP)。FPGA可以以完全并行TPMP方式实现LDPC译码器，以及部分并行TPMP，串行TDMP，和部分降低复杂性和更高的吞吐量的按以上顺序组合的并行TDMP。

曼苏尔的先驱工作后，我们在FPGA实现部分平行TDMP解码器。多个规范化最小和处理器共享所有检查节点的计算。流水线寄存器来增加吞吐量。RAM存储和更新信道的输入，而在解码过程中FIFO保存中间数据。RAM中的数字表示的符号位的决定。

2.3 降低错误平层

有许多有前途的技术目标错误平层上的困境，包括，但不仅限于，通过移除相邻编码，通过分解捕集等。所有这些先进技术可以很容易地应用于一种非结构化的稀疏的设计吗矩阵，调节在双对角矩阵。

先进的设计技术，可以在很大程度上调节eIRA码在相对较高的SNR区域不可避免的错误平层陡峭的瀑布特点。

图5表明降低错误平层的成就，代价是不到2/10分贝的损失奇偶校验矩阵的密度，消除短周期矩阵，以及从消环固有的强度矩阵。这篇文章中用相同的技术开发设计中给出的奇偶校验矩阵。

3 误码性能

我们的FPGA常用平台能执行完全结构化的和半随机的eIRA码。为了实现高速设计，我们选取了Altera Stratix IV EP4SE530H40C2ES型号的开发板，用Quartus II 10.0 SP1合成和综合。

3.1 例子1

作为证明，我们从[1]中的例子4获取了eIRA码校验矩阵。特殊的校验矩阵已经被各种存储公司和或为了深空任务广泛的评估过。比率为-0.9（4550，4095）的度数分配为：

误码性能在图1中展示。我们在这表示了码字的误码率和误码率。对最大七层迭代和七比特精度(实线表示“HW7”，自始自终SNR的测区、误码率衰落小于2/10分贝相对于浮点结果（虚线表示“SW”）。抛线代表最大七层迭代和八位精度，相应的意味着“HW8”。很重要的事情需要说明的是没有错误平层接近误码率。

我们在我们的FPGA常用平台上实现了这个校验矩阵。最终报告和性能结果在表格1中展示。解码吞吐量由频率决定，奇偶校验矩阵的维数，以及最大迭代次数。

或者，“即时吞吐量”只考虑在特定的信噪比的平均迭代次数。在这个例子中，由于平均迭代次数是1.2次约5分贝，“即时吞吐量可高达968 Mbps。

图 1

表 1

3.2 例子2

另一个例子，我们应用公共平台的另一半随机EIRA代码。这-0.84度分布（2043，1718）码误码率性能图2所示，我们仍然观察无误码率BER楼近最大十解码迭代和7位精度。为了记录在案，我们积累了15的错误事件包含328个错误比特在4.92分贝，共25621180004字。表2显示了编译报表和性能结果。

3.3 对比

一个TDMP解码器[9]的吞吐量达到640mbps在1.4分贝为（2048，1024）与并行结

剩余内容已隐藏，支付完成后下载完整资料

资料编号：[151845]，资料为PDF文档或Word文档，PDF文档可免费转换为Word