论文总字数：18064字

摘 要

自从芯片问世以来，全世界对由半导体组成的芯片可谓是供不应求。而如今，中国也已经加入了芯片制造业之中。而对于中国来说，芯片的制造不仅仅是一条创造大量利润的途径，还是进入高新产业的一条捷径。而自从21世纪初以来，由于国家的支持，我国的集成电路相关行业得到了非常迅猛的发展步，集成电路是实现我国把电子信息及其相关产业做大做强的战略目标的重中之重。而在制造芯片的过程中，IC版图的设计是制造芯片必备的步骤，而且版图设计除了可以实现所需要的集成电路摆放在规定的位置和尺寸外，版图设计的好坏还极大程度上影响到了集成电路的性能和成本。

本文主要就是介绍了从前端得到关于LDO的电路图后，一步一步将电路图设计成IC版图的过程，还介绍了在绘制版图中要注意的各种效应和注意事项。本文的版图是应用Cadence设计平台完成的，设计采用umc40工艺进行版图的设计，整个版图的面积为514.98um×442.09um，使用元件包括CMOS，电阻等。

关键词：IC版图设计；集成电路；二级效应；LDO；Virtuoso

IC layout Design of 16V LDO

Abstract

Since the advent of chips, the world has been short of demand for chips made of semiconductors. And now, China has also joined the chip manufacturing industry. For China, chip manufacturing is not only a way to create a lot of profits, but also a shortcut to enter high-tech industries. Since the beginning of the 21st century, due to the support of the state, China"s integrated circuit industry has been very rapid development step, integrated circuit is the most important to achieve our country"s electronic information and related industries to expand and strengthen the strategic goal. And in the process of manufacturing chips, the design of IC layout is a necessary step in manufacturing chips. Besides the layout design can realize the required position and size of the integrated circuit, the layout design also greatly affects the performance and cost of the integrated circuit.

This paper mainly introduces the process of designing the circuit diagram into IC layout step by step after getting the circuit diagram of LDO from the front end, and also introduces the various effects and matters needing attention in drawing the layout. The layout of this paper is completed by using Cadence design platform. The layout is designed by umc40 process. The area of the layout is 514.98um × 442.09um. the components include CMOS, resistance and so on.

Key words: IC layout design，Integrated circuit，Secondary effect，LDO，Virtuoso

目 录

摘 要 I

Abstract II

第一章 引 言 1

1.1 课题研究背景 1

1.2 集成电路的发展历史及国内现状 1

1.3 集成电路发展趋势 1

1.4 论文的章节安排介绍 2

第二章 LDO线性稳压器 3

2.1 LDO的简介 3

2.1.1 LDO的现状 3

2.1.2 LDO在IC电源中的优点 3

2.2 LDO的主要电路结构 4

2.2.1 LDO总体电路的介绍 4

2.2.2 LDO各个模块的电路图 5

2.3 LDO线性稳压器的发展趋势 7

2.4 LDO线性稳压器的版图设计要求 8

第三章 Virtuoso工具简介及版图设计流程 9

3.1 Cadence 9

3.2 Virtuoso工具简介 9

3.2.1 Virtuoso启动时的加载文件 9

3.2.2 Virtuoso的CIW窗口 9

3.2.3 Virtuoso的Library Manager窗口 10

3.2.4 Virtuoso的LSW窗口 10

3.2.5Virtuoso的常用命令及快捷键 11

3.3 版图的设计流程 12

第四章 版图绘制的注意事项 13

4.1 模拟版图的推荐画法 13

4.2 二级效应 13

4.2.1 阱近效应(Well Proximity Effect） 13

4.2.2 OD区域长度效应(Length of the OD region Effect) 13

4.2.3 OD间距效应(OD Space Effect) 14

4.2.4 Poly间距效应(Poly space Effect) 14

4.3 ESD防护 14

4.3.1 ESD简介 14

4.3.2 ESD的三种模式 14

4.3.3 ESD保护的版图规则 14

4.4 闩锁效应(latch-up)及其预防措施 14

4.4.1 闩锁效应(latch-up)简介 14

4.4.2 latch-up的触发条件 15

4.4.3 闩锁效应的预防措施 15

4.5 进阶二级效应 16

4.5.1 天线效应 (Antenna) 16

4.5.2 电压降(IR drop) 16

4.5.3 电迁移(EM) 16

4.5.4 密度(Density)和狭槽(solt) 17

第五章 LDO的版图设计 18

5.1 LDO的版图设计 18

5.2 LDO主要模块的版图 19

5.2.1 运放的版图设计 19

5.2.2 lvf_vdd_pre模块的版图设计 19

5.2.3 LDO中电阻的匹配版图设计 20

5.2.4 LDO中ESD的防护版图设计 21

第六章 版图的验证及分析 22

6.1版图的验证结果 22

6.1.1 DRC的验证结果 22

6.1.2 LVS的验证结果 23

6.1.3 ERC的验证结果 24

6.2 版图的寄生分析和优化 25

6.3 版图电阻和电容的寄生估算方法 25

6.3.1 版图电阻的寄生估算方法 25

6.3.2 版图电容的寄生估算方法 25

6.4 dummy的作用分析 25

6.5 电源防护的要点 25

6.6 版图的匹配 26

第七章 总结与展望 27

致 谢 28

参考文献 29

第一章 引 言

1.1 课题研究背景

自从二十世纪中期以来，以电脑为代表的电子技术产品的不断革新使得社会的发展日新月异，社会的每个方面都产生了深刻的变化。集成电路产业作为技术革命的中心，是整个社会电子产品最不可或缺的要素。^[1] 无论是在生活还是在学习中，它已起着不可替代的作用。所以集成电路的功能会越来越多、应用范围会越来越广，性价比也会越来越高、市场的竞争更会越来越激烈。

而在制造芯片的过程中，集成电路的版图的设计是实现芯片制造的不可获缺的环节，版图设计除了可以实现所需要的集成电路摆放在规定的位置和尺寸外，版图设计的好坏还极大程度上影响到了集成电路的性能和成本。它需要设计者具有一些关于电路的与工艺制造方面的基本知识。画出一套合理的和实现电路功能的版图也许并不困难，但是设计出最大程度体现高性能、低功耗、低成本、能实际工作的可靠性高的芯片版图缺不是一朝一夕能学会的本事。

1.2 集成电路的发展历史及国内现状

人们口中所说的IC，它其实就是在一小块的单晶硅圆片上，将许多晶体极管、三极管、电阻和电容等元件，用半导体工艺制作出来，并通过特殊工艺连接成可以实现不同功能的电路。^[2]

剩余内容已隐藏，请支付后下载全文，论文总字数：18064字