1. 毕业设计（论文）的内容和要求

设计目标 1.掌握基于添加文件和ip的vivado工程设计流程； 2.掌握基于tcl的vivado工程设计流程； 3.熟练掌握测试文件的编写以及时序仿真； 4.学习示波器的基本组成结构，掌握好各个部分的时序问题； 5.熟练掌握数据采集模块的相关知识点，进行相应的仿真。

设计内容 数字存储示波器能够将模拟信号进行采样、存储以及显示。

简化框图如下： 首先数据采集模块对模拟信号进行采样，触发电路根据采样信号判断触发条件，满足触发条件后，将采样的点存储到ram中。

2. 参考文献

[1]何宾.EDA原理及Verilog实现[M].北京：清华大学出版社，2010. [2]刘睿强.FPGA应用技术与实践[M].北京：北京理工大学出版社，2011. [3]潘松.EDA技术实用教程[M].北京：科学出版社,2013. [4]宁改娣,金印彬,刘涛.数字电子技术与接口技术实验教程[M].西安：西安电子科技大学出版社，2013. [5]Richard E.Haskell,Darrin M.Hanna.FPGA数字逻辑设计教程#8212;#8212;Verilog[M].郑利浩,王荃,陈华锋译.北京：电子工业出版社,2013. [6]Berkant Basa, Murat Iskefiyeli. Realization of Digital Oscilloscope with FPGA for Education[J]. Procedia - Social and Behavioral Sciences, 2015, 174: 814-820. [7]Jie, Peng;Gang, Luo;Fei, Yuan;Yuanyuan, Mao;Lu, Ma. The Development of the Digital Oscilloscope Based on FPGA[J]. Transactions on Computer Science and Technology, 2014, 2(4): 69-76. [8]Ya, Ping, Wu, Jun, Gao. Design of Handheld Oscilloscope Based on FPGA and Dual-ADCs[J]. Applied Mechanics and Materials, 2014, 602(6): 2518-2521. [9]7系列FPGA简介[EB/OL].http://book.2cto.com/201302/15674.html, 2013.

3. 毕业设计（论文）进程安排

2015-12-01 ～ 2015-12-20 毕业设计选题。

2015-12-21 ～ 2016-01-10 布置毕业设计任务，根据题目要求收集、了解相关资料，做好前期工作。

2016-01-11～2016-02-17 在广泛查阅中英文资料的基础上，了解相关知识背景及现状，构思课题研究方案。