1. 研究目的与意义（文献综述包含参考文献）

文 献 综 述

1.前言

crc也就是循环冗余校验码（cyclic redundancy check），它是数据通讯领域中非常常见的一种差错校验码，crc的特征是信息码和校验码的长度是可以随意选定的，存储开销小，易于实现。循环冗余校验码是一种数据数据传输检错功能，对数据进行多项式计算，然后把得到的结果附在信息码的后面，接受设备也要执行类似的反算法，主要来保证数据传输的正确性和完整性，这样确保了双工通信准确无误。这次选题的主要原因是随着信息化的飞快发展，信息传输越来越频繁，网络通信业发达，但总存在可靠性与快速性不可兼得情况，可靠性主要是由于受自然环境的干扰与电磁波通信的干扰而产生的。所以研究了关于信息校验的课题。

2. 研究的基本内容、问题解决措施及方案

1.拟研究或解决的问题

采用硬件描述语言verilog hdl设计实现crc编解码器的各部分电路，电路功能符合课题内容要求；应用eda开发软件对所设计电路进行编译、仿真等拟实际操作，从而修正电路，使得在近理想环境下实现电路的功能；经验证功能正确的电路下载到相对应的fpga中，实现实际硬件电路，并进行调试，使得实现课题所要求的电路功能。我主要需要做的工作就是编写程序实现crc循环冗余校验码的编解码，然后把结果（结果包括原始的信息码，所获得的crc校验码，解码后的信息码）显示到数码管上，只要原始信息码和解码后的信息码相同即可。最终将结果显示到电脑屏幕或者其他显示屏上。

2.拟采用的研究手段