摘 要

数字频率计是一种用来测量信号频率，并将所测结果进行十进制数字显示的测量仪器，如今已广泛应用于研究生产等各领域。相较于通过硬件设计所带来的器件复杂、连线困难等问题，运用以FPGA现场可编程门阵列为核心的设计方式不仅极大地简化了整个系统，同时还提升了系统的可靠性。

本次设计是以Altera Cyclone V SE 5CSEMA5F31C6N device芯片为核心，运用VHDL语言设计了一个能进行自动换挡的六档数字频率计，并具有秒表功能。所设计的频率计高位为档位，显示数字为0、1、2、3、4、5分别代表10⁰、10¹、10²、10³、10⁴、10⁵档（基本单位：HZ），同时显示三位数字代表所测频率的高三位有效数字。

本文介绍了一种以FPGA为核心，运用硬件描述语言VHDL进行编程的数字频率计的设计方法，通过在软件QuartusⅡ上编写程序，然后对其编译、仿真和调试，均顺利通过且符合设计要求后，最后下载到实验箱的FPGA芯片上从而进行实现。其优点是简化了整个系统在一块FPGA芯片上，频率计体积很小，性能很高，可靠性很强，而且便于修改。

关键词：数字频率计；FPGA；VHDL

Abstract

Digital frequency meter is a kind of used to measure the signal frequency, and the measured results for decimal digital display measuring instrument，now has been widely used in research and production fields.Contrast through hardware design of the device is complex and difficult problems such as attachment,use the field programmable gate array FPGA as the core of design method not only greatly simplifies the whole system, and improve the reliability of the system.

This design is based on Altera Cyclone V SE 5CSEMA5F31C6N device chip as the core, the use of VHDL language design can be a six-speed automatic shifting digital frequency meter, and has a stopwatch function.Designed for the high-frequency meter stalls, shows the number of 0、1、2、3、4、5 representing 10⁰、10¹、10²、10³、10⁴、10⁵ file (the basic unit: HZ), while the three-digit display high representative three significant digits of the measured frequency.

This article describes a FPGA as the core, using VHDL hardware description language programming design method of digital frequency meter,through the software Quartus Ⅱ program, then the compiler, simulation and debugging, all pass and comply with the design requirements, finally downloaded to the FPGA chip to implement experiment box.Its advantage is to simplify the system on a FPGA chip, the frequency meter is small volume, high performance, reliability, and easy to modify.

Key Words：Digital frequency meter；FPGA；VHDL

目 录

摘 要 I

Abstract II

第1章 绪论 1

1.1国内外研究现状 1

1.2目的及意义 2

第2章 FPGA和VHDL及软件简介 3

2.1 FPGA简介 3

2.2 VHDL简介 4

2.3软件简介 4

第3章 频率计设计原理 6

3.1设计要求 6

3.2测频原理 6

3.3设计方案 7

第4章 频率计功能模块设计 9

4.1分频模块 9

4.2测控模块 9

4.3计数模块 10

4.3.1十进制计数器 10

4.3.2八位十进制计数器 12

4.4锁存分档模块 12

4.5译码显示模块 14

第5章 秒表设计 15

第6章 调试与分析 16

第7章 总结与体会 18

参考文献 19

致 谢 21

第1章 绪论

1.1国内外研究现状

在如今计算机技术与微电子技术的快速发展过程中，现代电子技术因此日新月异地进步着，数字电路的应用也越来越广泛。而基于传统方法的电子测量仪器由于其在各个方面都越来越难以满足现实中人们的需求，所以其在原理、设计方案、实现的功能、测量精度等各个方面都产生了众多的改变以适应实际需求。在这一过程中，数字频率计作为其中重要的一项测量工具，其在小型化、耗电、可靠性等方面都发生了重大的变化。尤其是在EDA技术出现以后，与基于传统方法的频率计相比，新型的频率计在测量速度、测量精度、显示方式、自动化等各方面均有着巨大的优势。同时，在此基础上附加参数转换电路，其可以完成多参数、多功能的测量，在如今和未来的应用前景十分广阔。^[12]

就目前而言，现在的频率计测频方法主要有：直接测频法、倍频法、内插法、等精度测频法、时间——电压变化法、比较测频法等。其中直接测频法是一种相对最为简单的方法，通过计算在给定的闸门中所填充的脉冲从而得到信号的频率，但是测量精度不高。内插法运用模拟的方法，提高了测量精度，但是电路相对复杂。等精度测频法在直接测频法的基础上发展而来，其闸门时间是被测信号周期的整数倍，从而减小了误差。时间——电压变化法通过A/D转换，从而测量电容的充放电时间，但是其抗干扰能力较弱，且测量速度较慢。^[8]在不同的情况下，应选用相应不同的测频方法从而简化测频过程并能满足所需的测量范围、测量精度和测量速度。

相对于传统的采用硬件设计频率计的方法，不仅会用到很多的元器件，而且连线复杂，会产生延时而造成误差，可靠性差。而以FPGA为核心，运用VHDL硬件描述语言编程，在Quartus Prime软件平台上进行编译、仿真、调试，并下载到FPGA芯片上从而能够测得信号的频率的方式，不仅仅大大简化了整个系统，同时也提高了系统的整体性能和可靠性。^[6]

现代电子设计技术的核心是EDA技术。在最初发展阶段，EDA技术就是为了解决由于手工设计集成电路所产生的一系列问题（如：效率、精确度等）而应运而生的，随后，在不断地研究进步过程中，EDA技术也进入了高速发展阶段，并且仍然拥有着十分广阔的发展前景。^[16]EDA技术总共经历了CAD技术、CAE技术和以硬件描述语言、系统级仿真、综合技术为特征的EDA技术三个发展阶段。如今它已经不再是某一学科的分支，而独立成为了一个综合性学科，其在硬件电路和软件之间架起了一座可以沟通的桥梁。通过运用EDA技术，不仅大大提高了设计时的效率，还明显提升了设计的产品的各项性能。EDA技术代表了数字电子设计技术和应用技术的发展方向。^[19]

近年来，我国在现代电子技术领域的发展尤为迅速，市场上的各种电子产品不断更新换代，数字频率计的数量与种类也随着其需求的增长而不断快速增加，并且广泛应用于民生、军事、科研等各领域。对于低档产品，其要求频率计价格低廉，可靠性高，操作简便，测量范围大等特点；而对于高档产品，其要求频率计测量精度高，测量速度快，稳定度高等特点。我国现在市场上的数字频率计可以很好的满足各项产品对其的要求，并任然不断地进行推陈出新。