摘 要

在数字逻辑电路中，数字频率计是较为常用的应用之一，传统频率检测计的设计因使用到的电子元器件比较多，连线繁琐复杂，以至于使用时会产生较大的时间延迟，从而造成无法忽视的测量误差，一定程度上影响了频率计的性能。本次设计选择Cyclone IV系列芯片EP4CE10F17C8为核心器件，设计中使用了等精度测频原理，由Nios II嵌入式处理器可定制、性能可配置、低成本等的优势，故在FPGA芯片上配置Nios II软核。本设计采用自顶向下的设计理念，硬件电路各模块使用VHDL语言实现，顶层使用原理图进行设计；完成数字频率计硬件设计后，使用Nios II SBT for Eclipse开发平台，用C语言编写基于等精度测量法的数据采集与处理功能代码，最后将处理结果即所测信号的频率值在数码管上显示，数值显示直观、读取方便快捷。

由于波形发生器的缺少，因此在FPGA芯片中使用锁相环进行简易信号源的设计，以此来验证此次数字频率计功能的完整性。实验测试表明：本数字频率计可以测量的频率范围为0~999999Hz，而且能达到频率测量的较高精度，其最大相对误差不超过10^-6。完成项目设计任务。

关键词：频率计；等精度测量；FPGA；Nios II

Abstract

In the digital logic circuit, the digital frequency meter is one of the more commonly used applications. The design of the traditional frequency detector is due to the use of more electronic components, and the wiring is cumbersome and complicated, so that it will cause a large time delay when used. , Which causes measurement errors that cannot be ignored, which affects the performance of the frequency meter to a certain extent. This design selects the Cyclone IV series chip EP4CE10F17C8 as the core device. The design uses the principle of equal precision frequency measurement. The Nios II embedded processor can be customized, performance configurable, and low cost. Therefore, Nios is configured on the FPGA chip II soft core, this design uses a top-down design concept, the hardware circuit modules are implemented in VHDL language, and the top layer is designed using schematics; after completing the digital frequency meter hardware design, the Nios II SBT for Eclipse development platform is used, using C The language compiles the data collection and processing function code based on the equal precision measurement method, and finally displays the processing result, that is, the frequency value of the measured signal, on the nixie tube. The numerical display is intuitive and easy to read.

Due to the lack of a waveform generator, a phase-locked loop is used in the FPGA chip to design a simple signal source to verify the integrity of the digital frequency meter function. Experimental tests show that the frequency range that this digital frequency meter can measure is 0~999999Hz, and it can achieve higher accuracy in frequency measurement, and its maximum relative error does not exceed 10-6. Complete project design tasks.

Keywords: frequency meter; equal precision measurement; FPGA; Nios II

目 录

第1章 绪论 1

1.1课题的研究背景 1

1.2频率计国内外研究现状 1

1.3本文的主要研究内容与章节安排 3

1.3.1主要研究内容 3

1.3.2章节安排 3

1.4本章小结 4

第2章 系统方案设计与论证 5

2.1设计指标 5

2.2频率测量原理方案论证 5

2.2.1直接测频法 5

2.2.2周期测频法 6

2.2.3等精度测量法 6

2.2.4测频原理方案确定 8

2.3主控电路的方案论证 8

2.3.1方案一 8

2.3.2方案二 9

2.3.3方案三 9

2.3.4主控电路方案确定 9

2.4本章小结 10

第3章 数字频率计硬件设计 11

3.1硬件需求分析 11

3.2放大整形模块设计 11

3.3FPGA芯片模块设计 12

3.3.1标准时钟频率产生模块设计 12

3.3.2同步电路模块设计 13

3.3.3测频计数模块设计 13

3.3.4数据锁存模块设计 14

3.3.5 Nios Ⅱ软核处理器模块设计 14

3.4数码管显示模块设计 15

3.5本章小结 15

第4章 数字频率计软件设计 16

4.1软件需求分析 16

4.2软件开发平台 17

4.3本章小结 17

第5章 数字频率计系统综合与测试 18

5.1信号放大整形模块 18

5.2等精度计数模块 18

5.3系统扩展 19

5.4硬件测试 20

5.5本章小结 21

第6章 结论与展望 22

6.1全文工作总结 22

6.2展望 22

6.3本章小结 22

参考文献 23

附录 25

致 谢 35

绪论

频率是电子技术领域重要的基础参数之一，工程中对机械振动、速度等的测量都与频率有关，这使得频率计成为科研、生产等多领域必不可少的测量仪器。

1.1课题的研究背景

谈到现代电子学科技术，就不得不提及频率这一重要的基础参量，对频率进行检测是电子测量中基本且常用的测量方法，它与许多测量系统和参数的测量结果都密切相关。由于测量速度、精度和范围等的缺陷，普通频率计无法满足不同领域精确快速的测量要求。考虑到单片机内标准时钟以及定时器/计数器和其他电子元器件的高度稳定性，对标准频率和外部输入信号可以方便快捷地计数，还能够对数据进行运算和存储等，使以单片机为核心控件设计的频率计能有更实用的性能和更小的尺寸^[1]。但由于单片机无法保证全频率测量的准确性，因为其自身也受到了内部计数器位数和工作频率等的影响，所以没有办法在频率检测领域得到突破性的发展。而通过硬件描述语言编程实现的数字式频率计，除信号调整电路之外，其它的功能均可在FPGA芯片上得到实现，这样的优势使得全部设计都十分简洁明了，除此之外，还可以在保持外围硬件电路不变动的前提下，对测频系统进行改良从而达到改善性能和拓宽测量范围的目的^[2]。由于可编程片上系统将传统的电子设计自动化技术、嵌入式系统等融合在一起，在物理结构上凝结成一个芯片，实现了硬件设计软件化，早已成为现代电子系统设计中确实可行的、不容小觑的设计方法。

1.2频率计国内外研究现状

随着科学技术的不断发展，国内外学者对频率计的主要研究在于测量速度精度、功能强化、微型智能等方面。西南民族大学的刘家玮等人提出了自定义的通信协议来实现FPGA和STM32的联系，并且利用FIFO作为备用的通信通道，使得单片机与FPGA联合实现的数字频率计的系统速度得到了提高^[3]。天津大学的任丽棉等人，为了改善离散数字信号处理中因信号截断产生的误差，将全相位FFT技术和频谱校正应用到频率计的设计中，实现了更高精度的频率测量^[4]。中国人民解放军陆军后勤大学的沈廷敖等人在研究了现有的离散傅立叶变换（DFT）谱分析方法测量超高频和超低频等极端频率产生的明显相位差误差，提出了一种新的极频信号滑动DFT相位差测量方法，对极端频率信号进行频谱分析，采用矩形自卷积窗（RSCWs）抑制频谱泄漏，消除了FFT方法的偏差，始终获得最优性能，但该方法技术尚未成熟，还需进行更加深入的研究^[5]。武汉大学的罗怡等人使用CPLD设计数字器件，并通过磁珠隔离技术来减少小信号处理过程中噪声的影响，达到了高精度宽范围的频率测量效果，频率测量稳定度达10^-7[6]。郑州轻工业大学的杜宝强等人通过研究空间或特定介质中信号传输稳定且在长度上具有延迟时间特性的特点，提出了一种结合了时空变化和不同频率相位一致性检测的测量法，即长度游标法，并且改进了相位一致性检测电路的设计，开发了一种新的检测系统，消除了频率检测过程中的±1的计数误差^[7]。长安大学的徐秀妮等人基于多周期同步测频法的设计，提出了被测信号、基准信号和实际闸门“三同步”的测频方法，彻底消除了±1的计数误差^[8]。南京自动化研究所的陈玉兰等人提出了采用二次差值法寻找输入信号过零点并通过相邻过零点的计算获得频率的测量方法，该方法结合了离散傅里叶变换和二次差值技术的优点，消除了谐波和直流分量的影响，具有良好的抗干扰性能和精度^[9]。为了提高连续波信号频率测量的精度，中国人民解放军的刘东华等人建议使用基于软件锁相环的频率测量方法，它避免了传统测频电路中要使用复杂电路的模拟锁相环和数字锁相环还有电子元器件的非线性特性对频率测量带来的影响，有着比较优越的捕获、跟踪性能，满足了无线电监测领域对于连续波频率测量的超高精度要求^[10]。陕西科技大学的张俊涛等人设计了基于FPGA的测频计，采用“三计数器同步计数”达到了高精度、宽频带频率测量的目的，在此基础上还增添了周期、占空比和时间间隔等测量功能^[11]。

同国内学者相似，国外机构在频率计测量精度研究领域也取得了不错的成绩。约旦大学的Bassam El-Asir等人利用周期分析仪的原理，提出了一种基于时间判别连接系统的准确、瞬时的低频计数器，通过增加所使用的存储器（EPROMs）的数量和大小以及在不改变电路设计的情况下增加时钟频率，可以提高测频精度^[12]。印度尼西亚学者Muhammad A. Syahbana 等人开发了基于spartan-3E现场可编程门阵列的三通道互易频率计数器，输入信号频率与分辨率成反比，该系统具有很高的稳定性和精度，但作为参考频率的TCXO的稳定性会在测量的频率数据中产生意想不到的尖峰噪声^[13]。英国学者Thottempudi pardhu与Sunkara Harshitha提出的数字频率计设计除检测信号频率外，还可以进行必要的时钟参数分析和误差信号显示，它比较并检测时钟抖动、故障、超程和欠程信号，并使电路自动进入休眠模式，并显示错误信息^[14]。印度学者Aishik Acharya 等人提出了利用全数字双混频器时差法实现相位频率精确测量的新技术，该装置具有分辨率高、可扩展性好、噪声低的特点，可方便地应用于微波、光学频率标准的精密测量和时间尺度的全数字实现^[15]。俄罗斯学者Alexander A. Ivanov 等人通过研究微波信号瞬时频率测量的光电系统的设计原理，提出了基于光纤布拉格光栅“频幅”转换和附加分频原理的瞬时频率测量方法，该方法允许在低频下提高测量分辨率，具有更高的工作频率和幅度范围、更低的损耗、抗电磁干扰性等显著优势^[16]。德国埃尔兰根—纽伦堡大学的S. Lindner等人提出了基于六端口干涉系统的瞬时频率测量，通过使用引起频率相关相移的延迟线，可以在不需要高精度频率基准的情况下确定非常高的频率信号，该系统概念显示出绝对、高精度、快速响应的优异性能，可用于高频PLL或FLL电路、高速FSK解调器和廉价快速的测试程序^[17]。印度国家技术研究所的P Deepthi等人设计了基于PSoC处理器的频率计数器，将传感器集成到电路中，并使用片上处理器在前端引入适当的增益，确保了低频处更高的稳定性和一致性，将频率计设为片上芯片有助于设计被测电路，并将其设计在同一块板上，从而获得避免测试外部影响的优势^[18]。