论文总字数：14146字

摘 要

随着集成电路的高速发展，集成电路的集成度越来越高，大量的原件集成到了一块芯片上。在数字IC后端设计placement阶段，大量标准单元的自动摆放可能会造成在一片区域摆放了大量的标准单元，这片区域的局部密度就会过高，通过阻塞性体现出来。本文结合了Synopsys的EDA工具ICC2，研究了placement阶段局部密度的优化方案，通过partial blockage设置利用率可以减少这个区域标准单元的摆放量，减少阻塞性，从而来降低局部密度。本文使用了tcl脚本语言提高了效率，更加快速的布置了设好利用率比值的partial blockage，节省了大量时间。

关键词：局部密度；阻塞性；Tcl

Scheme and Implementation of Optimizing of Local Density Based on ICC2 in Placement Stage

Abstract

With the rapid development of IC, the integration degree of IC becomes higher and higher, a large number of original integratef into a chip.In the digital IC back-end design of the placement stage,a large number of standard cell automatically put may cause much standard cell put in an area,the area of local density is too high, it will be reflected by congestion.This paper combines the EDA tool of Synopsys, ICC2, and studies the optimization scheme of local density in placement stage. By setting the utilization ratio of partial blockage, the volume of standard units in this area can be reduced, so as to reduce the local density. This article USES TCL scripting language to improve the efficiency of partial blockage, which can save a lot of time.

Keywords:Local Density;Congestion;Tcl

目 录

摘 要 I

Abstract I

第一章 引 言 1

1.1集成电路的定义及历史 1

1.2集成电路的应用 1

1.3我国现状 1

1.3课题研究意义 2

1.4课题内容 2

第二章 数字集成电路后端 3

2.1数字集成电路后端流程 3

2.2 Placement blockage的分类 5

2.3阻塞性 5

2.4标准单元的定义及分类 6

第三章 局部密度的解决方案 7

3.1 Placement详细步骤 7

3.2Tcl的特性 7

3.3为什么要优化局部密度 7

3.4怎么解决局部密度过高 7

3.5使用方案的确定 8

第四章 实验结果与对比 9

4.1floorplan的摆放 9

4.2设置不同partial blockage的利用率 9

4.3实验结果及对比 10

4.4引用的脚本 11

第五章 结束语 12

致 谢 13

参考文献（References） 14

第一章 引 言

1.1集成电路的定义及历史

集成电路（IC），是一种微型的电子器件或部件，利用半导体工艺在硅晶圆上制造许多电子元件，并将这些电子元件连接成形成一定功能的电路。从形状来看，它已经变成了一块很小的器件。集成电路相对于晶体管组成的电路优势很明显，在各个方面基本完成了超越，目前集成电路已经应用在很多领域，在我们的世界扮演着越来越重要的角色。从20世纪初的第一个电子管诞生到20世纪50年代左右晶体管的诞生，再到21世纪初intel酷睿i系列的诞生。集成电路从诞生到现在的规模经历了这个发展路径：电子管——晶体管——集成电路——超大规模集成电路。

1.2集成电路的应用

在20世纪八十年代初期，电子产品的诞生让半导体行业得到了迅速的发展。从八十年代末开始，计算机的快速发展推动了集成电路的快速发展，体积越来越小的计算机，就是集成电路集成度越来越高的标志。从九十年代到今天，通信与计算机领域对半导体的需求越来越大，大约占所有半导体需求的百分之七十。其中，通信手机的需求比计算机更大，因为手机的集成度比计算机的高，需要它们的体积更小就必须推动集成电路的发展。我们的生活和工作方式都随着信息技术的出现而改变，信息技术让我们的办公变得更加效率，生活也变得更加的便捷。早在上世纪50年代，工程师们早就就萌生了集成电路的想法，其中，仙童、德州仪器以及摩托罗拉、ARM公司即是其中的典型代表，如上文所述，起初的开发板并不美观，更不如现今的开发板性能优良——面包板和覆铜板便是所有开发板的原型鼻祖。如今，半个世纪过去了，当年的BIT在如今的TB面前已经显得微不足道，从最初的上百微米级，到如今的十余纳米级，IC的性能简直犹如指数爆炸般扶摇直上，电子设备的性能更是以知名的“摩尔定律”描述的奇迹速度飞速提升，甚至2017年INTEL公司声称将实现的7纳米工艺——经典工艺于平面集成的技术极限，我们将在实现这种工艺的那一天，将传统意义上的IC性能发挥到极限。

1.3我国现状

我国集成电路产业总体处在发展初期，集成电路自给率仅为三成，进口额高居不下。国产替代将是国家重中之重的要大力发展和攻坚的项目。当前集成电路国产化需求强烈，进口替代空间大。我国集成电路产业自给率不足，部分产品仍高度依赖进口。我国是全球半导体消费最多的国家之一，但因为国内芯片的产出完全不能跟需求相比，导致了对国外芯片的依赖，尤其是高端芯片因为技术含量很高，高产的高端芯片很少，这类芯片几乎全都需要进口。，但芯片国产化率总体仍处于较低水平。目前中国在集成电路产业较为弱小，与发达国家有着一定的差距，尤其是高端芯片上的需求与产出完全不成正比，想要解决这个难题需要从技术、人才、资金、政策等多个方面长期坚持发展。而中兴事件的爆发也显示出了我国在芯片领域的尴尬局面，在一些需要高端芯片的领域，大部分的高端芯片只能依靠进口，大力发展集成电路已经成为必要，集成电路的发展也成为国家的重点战略。

1.3课题研究意义

随着数字集成电路后端的发展，局部密度成为了决定placement阶段质量的重要因素之一。一个好的placement结果，时钟树做起来是非常轻松的，后期的绕线和修时序都是有利的。一个结果不好的placement，生成的时钟树质量会很差，生成的整个时钟树可能会被拖长，从而影响时序；可能造成绕线阶段绕不通；修hold时没有足够的空间插buffer等影响。在跑完placement后，数字IC后端设计者们都会进行局部密度的检查，如果局部密度太高，是不会进入下一阶段的，必须有了一个好的结果，才能进入下一阶段。随着EDA工具的越来越强大，设计者们遇到的问题开始借助EDA工具解决，让处理后的结果更加准确的呈现出来。

1.4课题内容

本文主要是采用了Synopsys公司的EDA工具ICC2，在tile上布置很多的partial blockage，设置partial blockage的利用率即标准单元自动摆放的面积占partial blockage面积的比值，通过降低阻塞性的方法来降低局部密度。其中可以使用tcl脚本提高效率，设置不同的partial blockage来进行比较与分析。

第二章 数字集成电路后端

2.1数字集成电路后端流程

剩余内容已隐藏，请支付后下载全文，论文总字数：14146字