论文总字数：21794字

摘 要

VHDL是用来描述硬件的一种语言。在日常接触到得的数字电路、系统都可以用此语言描述、设计和模拟等，这种技术是目前世界上电子设计自动化的核心技术。本篇文章主要借助了这种VHDL语言，结合多种电子技术，主要研究设计了一个多功能数字钟电路，在本次的研究中，文章都具体给出了设计多功能数字钟系统的流程和相关的技术方法。此次研究设计的多功能数字钟中，对设计硬件的描述强、设计的思路严密灵活，在出现不足之处时方便对系统的修改、本次设计的多功能数字钟使用的方法和技术，在一定的程度降低了数字系统的设计技术问题，提升了设计效率。

按照多功能数字钟的设计要求，设计一个具有时、分、秒计数显示功能、复位和清零功能、校时功能、定时闹钟功能的多功能数字钟。同时本设计不需要在开发板上实现，而是利用EDA技术，基于硬件描述语言VHDL，在Quartus II工具软件环境下，采用自顶向下的设计方式，通过各种基本模块的搭建来实现一个基于VHDL语言的多功能数字钟。

本次设计的内容主要分为：分频模块、时钟模块、控制模块、计数器模块、扫描显示模块、闹钟模块，在设计的过程中，运用了编译和仿真等技术来完成本次设计。

关键词：硬件描述语言；VHDL；数字电路设计；多功能数字钟

Multi-Function Digital Clock Design Based on VHDL Language

Abstract

As a VHDL hardware description language that can be used to describe, simulate and automatic design and simulation of digital circuits and systems, etc, is the core of today"s electronic design automation technology. This article uses VHDL language to design a multi-function digital clock circuits, the design of the digital system processes and methods. This design approach has the hardware description ability to design flexible approach, easy to modify, etc., which greatly reduces the difficulty of digital system design and improve work efficiency.

According to the design requirements, to help design an hours, minutes and seconds count display function, reset and clear function, school function, multi-function digital timing alarm clock. At the same time this design does not require the development board, but the use of EDA technology, based on the hardware description language VHDL, in the Quartus II software tools environment, top-down design approach, by building all the basic modules to implement a multifunction digital clock based on VHDL.

The program is designed by the frequency module, clock module, control modules, counter modules, scanning the display module, alarm module, compile and simulation to achieve this design.

Keywords：Hardware description language；VHDL；Digital circuit design；Multifunctional Digital Clock

目 录

摘 要 I

Abstract II

第一章 引 言 1

1.1 VHDL的发展 1

1.2 多功能数字钟 1

第二章 开发环境的搭建 2

2.1 Quartus II的介绍 2

2.2 QuartusII的安装及基本设计流程 2

2.3 CPLD/FPGA系统设计流程 3

第三章 VHDL语言基础 6

3.1 VHDL程序的组成 6

3.2 VHDL的特点 6

3.3 VHDL的设计结构 7

3.4 VHDL设计流程 7

第四章 多功能数字钟设计方案 9

4.1 系统方案的选择 9

4.2 数字钟的构成 9

4.3 数字钟的工作原理 9

第五章 多功能数字钟模块构建 10

5.1 系统设计 10

5.2 数字钟顶层实体设计和实现 10

5.3 分频模块设计和实现 11

5.4 计数模块设计和实现 12

5.4.1 秒计数模块 12

5.4.2 分钟计数模块 13

5.4.3 小时计数模块 13

5.5 校时模块设计和实现 14

5.6 显示和译码模块设计和实现 15

5.6.1 显示模块 15

5.6.2 译码模块 16

5.7 闹钟模块设计和实现 17

第六章 结束语 19

致 谢 20

参考文献（References） 21

附 录 22

引 言

1.1 VHDL的发展

VHDL这种语言最开始是由美国国防部为描述电子电路而开发的，因此早期的VHDL是用在文件上的。它的功能是可以详细描述一个器件的状态和可以很容易地描述一个系统。在70年代的时候，大部分的数字逻辑电路还是以一个个的TTL器件组合而成的。对于当时的情况来说，对于各种逻辑器件的特性工程师们一定要了解，然后工程师们再将逻辑器件组合成电路图。设计一个简单的逻辑电路，也许合成一块电路板需要许多个分散的TTL器件组。加上当时的器件都是以DIP的方式封装，一块电路板满是一排排的器件，看起来是壮观无比。

可编程逻辑器件是在80年代后期出现的，它设计的切入点有两种方式，一种就像是原本将分散的TTL逻辑组合成电路板一样的采取画原理图的方式，这种方式其实就是把电路板变成了一颗IC。另一种设计方式是，通过编译器产生刻录文件，再写到可编程逻辑器件中，把逻辑架构用简单的方程式来表现。这种器件的最大好处是可以将数种不同的逻辑放在一颗IC中。假设一个设计中使用分散的TTL器件，电路板上就要使用三个IC，即一个与门、一个或门和一个反相器。要是一颗IC就可以将这三种功能放进去，那么就要使用可编程逻辑器件。不过由于其容量并不是很大，因此所能容纳的功能也不是很多，所以电路板上的IC数目仍然很多。

剩余内容已隐藏，请支付后下载全文，论文总字数：21794字