1. 毕业设计（论文）主要内容：

本毕业设计要求基于FPGA芯片5CSEMA5F31C6设计8路移位数字信号发生器和逻辑分析仪，要求设计单级触发字采集8路逻辑信号，用示波器显示采集的波形及可移动时间标志线及其所对应的逻辑状态，具备三级逻辑状态触发功能且触发位置可调。

2. 毕业设计（论文）主要任务及要求

1、查阅不少于15篇的相关参考文献，其中近五年英文文献不少于5篇。

2、学习逻辑分析仪基本原理及设计方法。

3、完成简易逻辑分析仪的设计。

3. 毕业设计（论文）完成任务的计划与安排

第1-3周：查阅相关文献资料，明确研究内容，了解本课题研究所需的理论知识，初步确定设计方案，撰写开题报告。

第4-7周：学习逻辑分析仪基本工作原理。

第8-13周：完成所要求的逻辑分析仪的设计工作。

4. 主要参考文献

[c].proceeding ieee international symposium on industrial electronics,2001:956 -961.

2、康华光, 陈大钦. 电子技术基础（数字部分）（第五版）. 北京: 高等教育出版社，2014

3、龙菲, 赵一帆. 基于fpga的逻辑分析仪[j]. 硅谷, 2014(8):197-198.