摘 要

高斯白噪声，作为一种普遍的信号形式，于信号的处理与分析中有着非常重要的意义与价值。现代通信技术中，有一项十分重要的测试就是设备的抗干扰能力测试。最主要的干扰类型为噪声干扰。随机噪声普遍存在于通信、自动控制、工业测量以及航空航天等系统中，其中高斯白噪声的干扰最为普遍，这对实际工程造成了严重的危害。为了更好的对抗噪声，在设备使用前要对设备进行加噪声模拟。因此，人为制造高斯白噪声是十分重要的。传统的方法可以通过微处理器和DSP系统实现高斯白噪声发生器，但通过这种方法实现的速度比硬件实现速度慢得多。本文的工作基于FPGA平台，通过Altera公司的QuartusⅡ软件环境下对系统进行设计，实现一种带宽可调，可重复性好，计算量小的高斯白噪声发声器。

作者主要的研究工作如下：

1、学习了近年来FPGA相关技术发展以及高斯白噪声相关原理。内容有m序列算法、FIR滤波算法以及DDS技术，由此作为高斯白噪声发生器的基础；

2、完成了基于FPGA高斯白噪声发生器的设计。基于现有技术，设定好参数指标，并对系统进行模块化设计。系统被分为四个部分：m序列发生模块，选取25级m序列发生；FIR滤波模块，对m序列进行滤波限带；DDS合成波形模块，发生频率可调的正弦波、方波、三角波；DAC数模转换模块，进行数模转换与低通滤波；

3、完成了基于FPGA高斯白噪声发生器的软、硬件实现。所涉及到的算法有m序列发生算法，FIR滤波算法。关键技术有DDS技术。通过Verilog语言编写算法应用到硬件。该方法易于实现，速度快，占用的硬件资源少，具有强可移植性，可以灵活地嵌入芯片中使用。算法实现后在QuartusⅡ软件自带的modelsim中实现RTL仿真，验证时序逻辑功能是否符合需求。本系统采用的芯片为Altera corporation公司的EP4CE6E22C8芯片，DAC芯片采用DAC908。硬件主要分为三个部分：FGPA核心板用于输入程序，DAC模块进行数模转换，开关控制模块用于控制噪声使能端、输出频率、波形选择；

4、进行了基于FPGA高斯白噪声发生器的实物调试。在示波器上观察输出纯噪声、正玄波、方波、三角波以及各个波形与噪声的叠加，并且改变频率，观察结果。结果为上述各个波形清晰，频率可调。

关键词：高斯白噪声；m序列；DDS算法；FIR算法

Abstract

　　Gaussian white noise, a widely used signal, plays a key role both in processing and analyzing signal. In modern technology, anti-jamming capacity test has been a necessary item in testing modern electronic communicating device. Random noise exists widely in various systems like communication system, automation, industrial measurement and aerospace system. Especially the Gaussian white noise, most common in all kind of systems, causes great harm to practical project. Noise is essential in communication channel testing and electronic field as a one of the most common and basic interference. As a consequence, how to generate Gaussian white noise stably and accurately has been a significant researching field. Among them, the band-limited white noise, with a small time correlation, is most commonly applied nowadays. In order to get over the negative effect of noise, a anti-noise simulation is usually required to test anti-noise capacity of the device. Thus, artificially generated Gaussian white noise is necessary. Traditional Gaussian white noise generator is implemented by a microprocessor and a DSP system, the efficiency of which is worse than that in a hardware way. This dissertation, based on FPGA and QuartusⅡsoftware of Altera company, has designed a bandwidth-adjustable, repeatable, low computational Gaussian white noise generator. Main work author has achieved is listed as followed:

First, recent related technologies has been acquired. Domestic and overseas information about FPGA as well as related algorithms in recent year has been learned, including DDS, FIR, m sequence, which are the basic of this system;

Second, the design of this system has been accomplished. Based on related technologies and set default, the system has been divided into four modular parts. There are sequence m generation module for generating 25 level sequence, FIR filter module for filtering band-limited sequence m, DDS waveform synthesis module and a DAC module with a low-pass filter;

Third, the system has been realized in both software and hardware. This paper involves m sequence generation algorithm, FIR filtering algorithm, DDS synthesis algorithm and the analysis of involved algorithms has been accomplished. And then the algorithms has been realized in hardware by Verilog, which is easier and faster to implement and takes up less resource as well as has a strong flexibility. After the realization of algorithm, RTL simulation has been achieved to test the logical function in modelsim of QuartusⅡ. This system uses chip EP4CE6E22C8 of Altera corporation and DAC chip DAC908. The entire system has three part,FPGA core board for the program, DAC part, and switch control module for controlling

noise enable terminal, output frequency and waveform selection.

　　Four, physical testing has been conducted on oscilloscope for observing output of pure noise, sine wave, square wave, triangle wave and superposition of various waveform in different frequency.

Key Words: Gaussian white noise; sequence m; FIR filtering algorithm; DDS synthesis algorithm

目 录

摘 要 I

Abstract II

第1章 绪论 1

1.1课题研究的背景及目的与意义 1

1.2 FPGA技术国内外研究现状 2

1.3 本文的主要研究内容及组织结构 3

1.3.1本文的主要研究内容 3

1.3.2本文的组织结构 4

第2章 基于FPGA高斯白噪声发生器的研究基础 5

2.1 DDS关键技术 5

2.2伪随机序列发生算法 7

2.3 FIR滤波算法 8

第3章 基于FPGA高斯白噪声发生器的方案设计 10

3.1总体方案设计 10

3.2各个模块方案设计 11

3.2.1 DDS模块设计与分析 11

3.2.2 FIR滤波模块设计与分析 12

3.2.3 m序列模块设计与分析 16

3.3 本章小结 17

第4章 基于FPGA高斯白噪声发生器的实现 18

4.1 DDS模块实现 18

4.2 m序列发生模块实现 19

4.3 FIR滤波模块实现 20

4.4顶层模块实现 21

4.5硬件实现 22

4.6 本章小结 25

第5章 基于FPGA高斯白噪声发生器的系统调试 26

5.1 DDS模块调试 26

5.2 m序列发生模块调试 27

5.3 FIR滤波模块调试 28

5.4 高斯白噪声发生器软件调试 28

5.5 高斯白噪声发声器硬件调试 31

5.6 本章小结 34

第6章　展望与总结 35

6.1总结 35

6.2展望 36

参考文献 37

致 谢 38

第1章 绪论

1.1课题研究的背景及目的与意义

白噪声，是指一个在相对较宽的频率范围中，其中各等带宽的频带有着等量噪声能量的噪声。在物理上，一般把它称为成白噪声。功率谱密度为常数的白噪声，也是一种随机信号或随机过程。也就是说，其信号功率在各个频段是相同的。事实上，人们通常将带宽有限的平稳信号视作白噪音，这在数学分析中也更加容易实现。在数学处理上的简便性也让它成为系统分析的有力工具。通常在一个噪声过程中，当噪声频谱宽度远大于所作用系统的频谱带宽，而且其频谱密度在该带宽中可以近似视为常数来分析，便可以把该噪声作为白噪声来处理。例如，热噪声与散弹噪声就是其中常见的噪声。这两类噪声在一个较宽的频率范围内有均匀的功率谱密度，因此常将其视作白噪声^[1]。

高斯白噪声，即功率谱均匀分布、幅度高斯分布的白噪声。它是一种普遍的信号形式，于信号的处理与分析中有着非常重要的意义与价值。为了测试信道通信的能力，一般需要通过大量的外场实验来测试。比较之下，信道模拟可以在实验室中进行测试更加经济，重复性强，缩短了设备的研发时间。现代通讯电子设备的抗干扰能力测试已经成为必要的一项测试项目，最主要的干扰类型有噪声干扰。随机噪声普遍存在于通信、自动控制、工业测量以及航空航天等系统中，其中高斯白噪声的干扰最为普遍，这对实际工程造成了严重的危害。如何能稳定以及精确地产生噪声信号已经成为一个重要的研究领域。其中，具有相关性小的特点的带限白噪声信号时间目前应用最为广泛。为了能预测信道性能，对抗噪声的能力，设备投入使用前必须要进行抗噪声模拟项目，加入人造的高斯白噪声进行检测。因此，人为的制造高斯白噪声用于各种信道的检测十分重要。

1.2 FPGA技术国内外研究现状

FPGA技术在1985年开始出现在世人面前，属于集成电路与系统家族中不起眼的可编程门列阵渐渐从一个小角色成为电子设计领域十分重要的部分。不论在通信，在工业控制，或是航空领域FPGA技术都得到了广泛的应用，极大地提高了设计的灵活性与时效性，大大节约了产品上市的时间。