摘 要

本文旨在设计一个基于FPGA的数字秒表，通过此次毕业设计，我们能够掌握可编程器件，硬件描述语言VHDL，电子线路设计等相关知识技能。学会用EDA解决一些常见的电子设计问题。

该设计是用于计时的数字秒表,基于FPGA在Quartus II 9.1软件下应用Verilog HDL语言编写程序并且进行了仿真，给出了相应的仿真结果。本设计采用EDA技术采用自顶向下设计思路，绘制出了具体的逻辑电路，最后在开发板上对其进行调试和验证。该电路能够实现很好的计时功能。数字秒表有四个主要模块，分别是消抖模块、译码显示模块、分频模块和溢出报警模块。秒表精确到0.01秒，基准信号是频率为100Hz的计时脉冲。此外还有设置时钟使能信号，以便作为及时起止控制开关。计时精确到0.01秒，计时时间达一个小时。

关键字：数字秒表，EDA，FPGA，消抖，Verilog HDL，Quartus II

Abstract

This article aims to introduce a design and simulation of FPGA-based digital stopwatch. Through this design, we can master programmable devices, hardware description language skills, knowledge of VHDL, electronic circuit design. Learn how to use EDA electronic design solve some common problems. The design is a digital stopwatch for timing-based FPGA Verilog HDL language application progra- ram in Quartus II 9.1 software and simulation, gives the corresponding simulation results. This design uses EDA technology to take a top-down design ideas. Map out specific logic circuits, the last in its development board debugging and verification. This circuit can achieve good timing function, Digital stopwatch has four main modules, namely Elimination module, timing circuit module, frequency module and display module. Stopwatch accurate to 0.01 seconds, the reference signal for time period is 0.01 seconds pulse. In addition, the clock enable signal is provided so as to be used as a timing control switch.timing accuracy of 0.01 seconds, the timer time up to an hour.

Keywords: digital stopwatch, EDA, FPGA, debounce, Verilog HDL, Quartus II

目 录

第1章 绪论 1

1.1 背景、目的及意义 1

1.2硬件描述语言 1

1.3研究内容及预期目标 2

第2章 方案论证与选择 4

2.1设计思路 4

2.2数字秒表功能描述 4

第3章软件、语言及开发板介绍 6

3.1 quartusII 9.1介绍 6

3.2 Verilog HDL语言介绍 6

3.3开发板介绍 6

第4章系统总体设计 9

4.1系统总体设计 9

4.2系统设计原理 12

第5章单元电路设计 13

5.1消抖模块设计 13

5.1.1消抖模块原理 13

5.1.2消抖模块设计 14

5.2分频电路 15

5.3译码显示模块 15

5.4溢出报警控制 17

第6章 硬件设计 18

6.1 FPGA开发板介绍及使用 18

6.2实物验证 19

第7章仿真实现 21

第8章结论 23

参考文献 24

致 谢 25

第1章 绪 论

1.1 背景、目的及意义

当前科技的不断进步以及飞速发展，使得用户对于电子产品的要求也越来越高。按照这种趋势发展，电子产品的制作越来越精良，结构更加精密，也越来越节能环保，这是科技发展与人类社会进步的一种必然趋势^[1]。在这种趋势下，EDA系统设计工具成了首选。相对于其他硬件系统设计方法，EDA技术是以计算机为基础，设计人员利用硬件描述语言，设计出相应的电子系统，其生成的设计文件将进行自动地编译，还可以生成仿真文件，通过仿真，可以验证所设计的系统是否具有相应功能。最后根据相应的实物设计，分配好管脚，将程序文件下载到实物上，进行实物验证，完成系统硬件和软件设计。现如今，设计一个EDA系统，许多的工作可以由计算机完成，而作为系统设计人员，仅仅需要他们利用相关软件和硬件描述语言，来完成对系统总体硬件功能的描述。通过EDA系统工具的设计，在EDA工具的帮助下，设计师们就可以得到最后所需求的结果，再进行编程下载和实物验证，得到最后的目标产物。一般来说，经过EDA系统仿真，能够正确显示其功能，其实物验证一般也不会出现问题。和一般意义的设计硬件系统不同的是，尽管我们设计的是一个硬件系统，但是除了最后的实物验证过程，其他部分的设计和修改完全可以借助硬件设计语言来完成，过程类似于软件设计。

EDA技术中最为瞩目的功能，就是其具备了十分强大的逻辑设计仿真测试技术^[2]。一般来说，利用EDA的这项技术，我们只需要通过计算机，利用硬件描述语言进行设计，就能从不同层次模块对电子系统完成一系列的测试与仿真。而且除了总体系统的测试仿真，还能进行单个模块的独立仿真。这一切要素，都为大幅度提高电子系统自动化提供了理论和物质基础。

现如今，CPLD/FPGA器件的应用已经遍及人类社会的各方各面，在信息化时代扮演着常重要的角色。从商业角度来讲，各个厂商间的竞争，使得我们能够很轻易的获得相关EDA器件和软件，各种有利条件，都极大地提高了EDA技术的发展。

在我们的日常生活中，数字秒表可以用于多种场合，比如说竞赛计时，是比较常见的电子产品。就目前的发展来看，制作精密，计时精确的数字秒表，会成为越来越多人的选择。不管是运用于科研还是体育赛事，计时工具类的要求也是越来越高的。所以数字秒表作为一种常见的计时工具，精度高且方便的秒表成为一种选择趋势。

总体来说，现代的EDA系统工具及软件，使得我们能够突破许多技术局限，不仅仅局限于单纯的硬件或者软件设计，而是通过结合硬件和软件两种设计方式，完成系统的设计过程。而且通过技术的不断更新，现在的EDA系统，是以系统设计总动化系统所需求的全部应用工具(包括软件硬件工具)为基础，依托系统设计人员，以实现可靠的实用的的硬件系统为最终目标。EDA系统一般都配置了相关的硬件描述语言平台并且都可以使用常用的第三方工具。如VHDL、Verilog HDL等语言和第三方仿真平台Multisim；另外，有的EDA系统还配置了其他更为负载的工具，以实现更加复杂的系统设计，这类工具多种能够兼用和混合使用，如硬件描述语言文本输入法以及原理图输入法、波形输入法等；同时还配置了高性能的逻辑综合、优化和仿真模拟工具^[3]。