随着内存计算的发展以及大数据时代下大量数据密集型应用的不断涌现，计算机系统对大容量、高性能、低功耗内存的需求愈发迫切。由动态随机存取器（Dynamic Random Access Memory）构成主存的传统内存技术的发展却遭遇了瓶颈。由于DRAM介质本身具有的易失性，存储密度低等物理特性，导致主存容量难以扩大，能耗问题日益凸显。随着新型非易失存储技术（Emerging Non-volatile Memory）的兴起，由NVM和DRAM组成的混合内存架构为解决传统DRAM内存面临的瓶颈提供赖那契机。

采用NVM作为主存会遇到长写入延迟、高写入能量和有限写入持久性的挑战，为了减轻基于NVM的主存架构的写开销，国内外都进行了全面的研究工作。例如，有的使用小行缓冲区来减少较高的PCM阵列写入能量，并利用部分写入技术来增强内存持久性，为了减少写操作对读操作的影响，提出写取消和写暂停，以延迟在等待服务的读操作中极其缓慢的写操作。使用PCM作为主存，DRAM作为缓存来过滤对PCM的访问。另一种架构方式是DRAM和NVM设备在同一级别组合起来，构成整个内存地址空间，使用一种页面排序和迁移策略，将频繁访问的数据迁移到DRAM中，将少数的数据迁移到NVM中。

大多数现有的NVM和DRAM混合主存的设计和优化技术都依赖于内存页管理方案来减少NVM的写开销，但是，在物理索引和标记片上缓存的内存层次结构中，不同内存设备之间的页面迁移需要额外的开销来定位和更新相应缓存块的状态。LLC管理策略的设计是控制不同内存地址空间上读写操作实际数量的一种具有成本效益的方法。传统的缓存管理策略目标是最小化总体缓存丢失率，但是也存在一个挑战，即由于DRAM/NVM设备的运行结果不同，每一次LLC的丢失可能会产生不同的成本，给设计和优化带来了巨大的挑战。在混合主存上下文中利用LLC分区和替换策略，提出HAP方案考虑DRAM和NVM之间的遗漏成本差异，并将LLC逻辑上划分两个分区。但是NVM的长写入延迟和高写入能量对整个系统性能和能耗有着显著影响，在长时间写延迟的情况下，内存请求队列更有可能被完全占用，导致阻塞后续的读写操作。

本课题在混合内存环境下，针对传统缓存替换策略面临的问题，设计并实现一种适用于混合内存环境的缓存替换策略，提高缓存的性能，降低内存系统的能耗。

2. 研究的基本内容与方案

研究（设计）的基本内容：

（1） 了解NVM，DRAM存储介质各自的特点、区别

（2） 熟悉体系结构中常用的模拟器gem5,NVMain

（3） 阅读混合内存领域的论文，了解最新的研究进展

目的：实现一种现有的缓存替换策略，并深入的理解Cache的工作原理，设计并实现混合内存环境下的缓存替换策略。