英语原文共 5 页，剩余内容已隐藏，支付完成后下载完整资料

在FPGA中利用合成热源和温度传感器进行硬件微处理器热仿真

Bartosz Wojciechowski¹, Maciej Nikodem¹, Paweł Weber¹, Maciej Zagrabski¹, Krzysztof Kępa²

1计算机工程研究所、控制和机器人技术, 波兰弗罗茨瓦夫理工大学 ，弗罗茨瓦夫,波兰

2布拉德利电气和计算机工程系，弗吉尼亚理工大学，布莱克斯堡，弗吉尼亚州，美国

*通讯作者: bartosz.wojciechowski@pwr.edu.pl, 电话.: 48 71 320 2873, 传真.: 48 71 320 2677

摘要

本工作提出了一个基于FPGA的硬件热仿真方法的早期评估，该方法基于人工热源和温度传感器，可用于实时热仿真基础设施。将微处理器的主要功能模块模拟为可控制的发热模块，并配置相应的资源以实现人为的高功耗。基于建筑级模拟器的功率输入，通过基于环形振荡器(RO)的嵌入式热传感器调节加热器的功耗并测量其温度。这允许实时热仿真未来多核微处理器系统考虑整个冷却包的长时间常数，以及核心之间的热耦合等影响。

1 背景

当代多核微处理器本质上是一种温度受限的机器。积极的技术扩展带来了大量的逻辑，只有在并行执行线程级才能有效地利用这些逻辑，并导致非常高的功率密度。这种高功率密度水平远远超过了在现代计算机系统中可以以经济有效的方式耗散的功率。因此，出现了复杂的动态电源/温度管理方案。例如，新的英特尔处理器只有在其温度达到某个预先定义的阈值[1]之前才能以全性能运行(即所谓的“涡轮模式”)。因此，散热解决方案(散热器)的热电容被用于处理突发事件的高性能。

对这类系统的动力学进行热模拟需要大量的人力，而且很容易出错[2]。在计算机体系结构领域，一个错误的来源是热模型过于简化，例如，没有认识到除主要路径以外的温度耗散路径(通过散热器);另一种是没有考虑环境温度的变化——这主要是由于太短的模拟周期造成的。然而，模拟多核系统运行的延长周期在时间和计算方面是令人望而却步的。为了加快微处理器热模拟的速度，人们正在进行积极的研究。例如，[3]的作者使用微处理器核心的一个子集来在线模拟一个通用的基于在模拟目标系统的其他核心上执行的实际工作负载的热地板计划的演变。

尽管有这些努力，仍然需要模拟基础设施，为微处理器在长时间内的热行为提供实时模拟的可能性。为此，我们提出了一种基于离散计算的硬件辅助协同仿真环境利用装有温度传感器和合成热源的通用FPGA芯片，用模拟现象仿真代替微处理器结构中的热流。这种方法允许对动态热管理机制进行实时评估。

类似的方法也在[4]中提出，微处理器的热行为通过由一组加热器和温度传感器组成的热测试芯片来反映。[4]中展示的热测试芯片由一个由384个热单元组成的阵列组成，每个阵列由16个x 24个单元组成，每个单元的面积为0.05 mm2。每个加热单元可以在八个功率级别中的一个独立运行。此外，单个电池的输出功率可以以非常高的频率改变。

然而，在FPGA中使用可配置加热器具有上述解决方案所缺乏的许多优点。首先，使用标准的货架评估板大大的降低了此类模拟器的成本。然后，能够重新配置设备，我们提供了更好的灵活性。此外，使用可重构矩阵实现的加热器可以更好地控制它们的位置——广泛使用的XUPV5[5]评估板提供了带有8640个可配置块的Virtex-5设备，其中大多数可以作为加热器独立配置。最后，只需对软件堆栈进行少量修改，我们就可以切换到更新的技术—更新的、更大的FPGA设备，或者通过配置更小的设备和更低的功耗来改变模拟设备的热特性。

2 方法

提出的热仿真系统(TES)由一个PC工作站和一个温度感知系统模拟器组成，该模拟器连接到热仿真器(TE)所在的可编程器件(FPGA)。PC上的系统模拟器可以配备描述程序执行过程中行为的各种工作负载模型，以及其功耗的时间剖面映射。此外，系统模拟器还可以与其他热模型/模拟器集成，例如用于交叉验证各种热模型的热点[6]。

FPGA上的热仿真器由一组模拟微处理器中功率耗散元件(见图1)的人工热源(AHS)、一组温度传感器和与PC上的系统仿真器通信的控制与通信块(CCB)组成。在每一个时间步，一套新的功耗设置发送从模拟器到加热器和电流温度的每个传感器发送到PC机。

多核CPU模型（热点） 等效硬件模型(热仿真器)

图1热仿真概念-将功能块替换为加热器和传感器元件

设计中的合成热源利用了环形振荡器(ROs)、移位寄存器、触发器和FPGA矩阵上的其他可配置资源。这提供了所需的高功率密度。加热器由基本的加热元件组成——每个元件的大小都是一个可配置的逻辑块(CLB)[5]——作为一个逻辑加热器运行，并由CCB控制。这种方法提供了加热器几何形状的高度灵活性。热源的输出可由CCB控制，控制精度高(默认为3%)。温度传感器以ROs为基础，在温度范围内呈二次频率-温度关系，反映了微处理器的常用温度(40-110℃)。温度传感器中的ROs被设计成在单个CLB中提供最小的噪声。建行可以通过RS232或以太网接口与PC机进行通信。使用传统的RS232模块具有资源消耗低的优点

在FPGA中用加热器模拟多核微处理器的热行为的方法包括两个步骤。在第一个模型中，我们对微处理器的热模型进行了识别。通过对一组已知的功率刺激，使用具有恒定计算强度的一个类似病毒的程序，并通过读取内置的温度传感器，我们获得了处理器的热响应和热模型。基于该热模型，我们计算了加热器的位置和尺寸，从而使TE的稳态和动态热特性紧密地反映了真实微处理器的热特性。

仿真基础设施要求TE的功率输入采用脉冲宽度调制(PWM)设置的形式——加热器激活的时间百分比。这些值应该基于以下两种情况: i)使用循环精确模拟器(如gem5[7])的广泛模拟，以及McPAT[8]等验证过的功率模型，或基于ii)真实微处理器系统的功率性能测量(如[9,10])。第一种方法需要时间和计算，而后者需要专用的基础设施，并且受到操作系统行为的明显随机性的影响。

3 结果

TE是使用Xilinx XUPV5LX110T评估平台[5]开发和测试的。CCB的大小取决于设计，但是控制块限制为175个CLB（可重新配置资源的2％），可以控制多达20个加热块和多达126个温度传感器，同时读取由CPU报告的核心电压和温度系统监控器[11]。这些传感器之前使用温度控制室[12]校准过Spartan-3和Spartan-6设备。然而，随着Virtex 5的更新技术，传感器必须重新校准。此外，通过Virtex系列设备，传感器可以根据系统监控模块进行校准——这种方法提供了更高的校准温度范围。加热器的校准是通过测量加热器上负载不同的设备的功耗来完成的。

数据

线性

二次

温

度

震荡数

图2.传感器校准-线性和二次函数

除了传感器和加热器的标定结果外，我们还提供了系统热仿真的稳态和动态结果。我们收集了英特尔酷睿i7处理器的温度和功率分布图，并将其平面图映射到一组加热器上。然后，我们比较了真实微处理器和热仿真器的稳态和动态热响应。

3.1 传感器校准

我们使用嵌入式系统监视器(SM)[11]来校准传感器。然而，它的准确性受到了质疑，尤其是在较高的[13]温度下。此外，在[14]中报告了SM读数的芯片内方差。为了验证这一点，我们对三个评价板进行了温度测量。我们比较了通过SM和外部传感器Pt100 RTD的温度读数。由系统监控器和外部电阻温度计测量的三种电路板的温度分别为4.5、6.7和7.6 K。这可能表示单个芯片之间的传感器读数有一个小的偏移。

图3怠速稳态温度由 系统监控器(蓝色)和外部电阻温度计(红色)测量，分别用于3个不同的评估板和两种不同的设计。

为了校准基于RO的传感器，我们使用了嵌入式温度测量功能系统监控器。我们布置了一个由11个x 11个传感器组成的网络，收集了振荡和温度数据，同时在40110℃的温度范围内对设备进行加热和冷却。为了加热设备，我们使用了一个热空气焊接站——我们将一股热空气导入设备的散热器，同时不断地用系统监视器测量温度，并记录传感器网格上的振荡计数。这种方法是基于整个芯片区域在加热和冷却过程中是等温的假设。这是预期的，因为散热器有较高的导热系数。由于温度范围与微处理器的正常工作温度密切相关，因此该方法优于使用温控室。它允许我们在70摄氏度的高温范围内，而整个板不受这种高温的影响。

图4英特尔酷睿i7 970 6核微处理器的平面布置图。

我们之前对基于RO的温度传感器[15]进行自动校准的工作表明，使用线性函数将振荡转换为温度的Spartan-3和Spartan-6设备已经足够了。然而，对于Virtex-5设备，必须使用二次回归。图5描述了该函数的二次和线性近似。利用二次函数，我们可以将校准误差降低到1℃以下。传感器的噪声会影响SM和RO传感器，进一步降低误差是不允许的。

图5简化的6芯平面示意图。.

现代微处理器的典型平面布置图如图3所示。I由两组3个核心组成，它们连接到全局共享的L3缓存的公共部分。由于微处理器的TDP高达130 W，它配备了一个高性能的冷却解决方案:封装和散热器。由于硅与散热器之间的热阻较低，所以热流的主要路径是通过封装的顶部，因此芯片之间的热耦合是有限的。这反映在测量的热行为上(见图6)。当一个岩心被加热时，相邻岩心的温度升高是有限的。另外三组的核心温度也低得多。

图7和图8给出了这种情况，其中给出了6个仿真核的温度分布图，以及使用11 x 11传感器网格创建的t=99.9s时的FPGA热图。

3.2 暖风操作件

对于我们的热仿真器，我们已经评估了文献中提出的各种加热器设计(例如[14])和内部开发的w。其中既有同步加热器，也有异步加热器。同步加热器通常产生较低的功率损耗，但即使在负载引起的堆芯电压下降的情况下，它们的输出也应该相当稳定。此外，它们需要一个频率源。为此，我们使用了两个级联的DCMs(数字时钟管理器)[5]，实现了100、200、300和350兆赫的频率。我们没有使用更高的频率，因为组成同步加热器的资源具有有限的切换时间，增加更高的频率不利于功耗。

图6。在Virtex5 FPGA中使用加热器重新创建初始的平面布局，其中包括仿真核心和6个加热器，作为仿真微处理器的仿真核心。

我们在设计同步加热器时偶然发现的一个问题，就是必须对它们进行仔细设计，以确保它们在关闭时不会消耗功率。 加热器的一部分路由信号受到时钟信号的影响，没有被使能信号控制，这导致了加热器关闭时的功耗

图7 测试微处理器6核在1核激活100s时的温度分布图.

3.3准备的平面布置图

作为在FPGA中使用人工加热器进行微处理器热仿真的第一个方法，我们准备了一组平

剩余内容已隐藏，支付完成后下载完整资料

资料编号：[237998]，资料为PDF文档或Word文档，PDF文档可免费转换为Word