英语原文共 14 页，剩余内容已隐藏，支付完成后下载完整资料

PLC的梯形图的直接转换方式电路设计语言

摘要

可编程逻辑控制器（PLC）是一个在当今的制造中最重要的组件。其基于性能的微处理器和软件一直为提高其效率的瓶颈。加强PLC的性能和灵活性，一个新的PLC设计基于现场可编程门阵列（FPGA）一直是因为它的并行执行机制的热点话题和可重配置硬件结构。从实际的角度来看，在本文中，作者提出了一种方法实现FPGA内部现有的梯形图（LD）充分利用FPGA器件的优势。该本研究基本包括两个问题：（1）分析LD程序和串行和并行组织它结构和（b）执行的顺序和并行用硬件描述LD程序的结构FPGA内部的语言。到第一工作，所述冷凝同时性图论应用到优化的LD程序与串行和并行结构。到第二工作，布尔方程被作为该优化的LD程序转换为硬件描述语言程序。有限状态机用于产生敏感的信号，以保证该性能转换后的超高速集成电路硬件描述语言的设计是相同的原梯形图。以苏州为例，实行验证本文提出的方法。

关键词

可编程逻辑控制器·梯形图·超高速电路设计的硬描述语言·.现场可编程门阵列·浓缩同时发生图·有限状态机

1引言

可编程逻辑控制器（PLC）已广泛用于对制造系统的逻辑控制[1]。在工业应用中，梯形图是最流行的编程语言，PLC的发展。传统上，PLC包括微处理器，并且梯形图依次此PLC微处理器内部执行循环扫描周期。根据这个解决方案，PLC性能由循环扫描期间，这取决于限制节目长度和微处理器的处理速度。为了克服这些缺点与可编程硬件解决方案，现场可编程门阵列（FPGA）的PLC已经被许多专注于研究人员用它可重构硬件结构和并行执行的优势。宫泽[2]和池下等人。 [3]在1999年开发的非常粗糙的方式来转换图形梯形图成很节目介绍高速集成电路硬件描述语言（VHDL）。陈和Patyra [4]设计的VHDL模型直接整个系统从原来的系统要求建立一个控制器。阿卜杜勒 - 哈米德等人。 [5]和Kuusilinna等。 [6]开发了一种算法来转换有限状态机（FSM）到VHDL。亚当斯基，M。等。[7-10]在选择Petri网模型做了有效的工作梯形图的制造控制的替代品。这些研究表明，可重构硬件具有编程，尺寸和成本的简单的优势，而FPGA的并行执行能提高PLC性能大幅提升。在FPGA设计，并行执行不仅存在1组合逻辑运算，而且在多组合逻辑运算。到第一种情况，在一个
组合逻辑运算，只有一个输出。但是，所有的组合逻辑的是影响这个输出已经被设计为平坦的方式与现有电路。该操作可以在电被执行速度。到第二情况下，在多个组合逻辑运算，这些组合逻辑运算这种影响每个输出都被设计为平坦的方式作为现有的电路。因此，他们可能会发生在并行方式。对于第一种情况，这是很容易在VHDL语言来实现。在本文中，并行执行将在这里讨论特别装置的第二种情况。此外，目前的研究停留在一个非常粗糙只有引入基于距离的情况下，转换阶段PLC的描述语言VHDL语言。此外，大多数的方法瞄准获得硬件描述语言（HDL）的或寄存器晶体管级（RTL）的FPGA架构从原来的系统需求。由于大多数在制造系统的PLC程序由写梯形图，至关重要的是利用现有的梯子当前PLC系统图，进行新的PLC设计.

它是实现PLC梯形图用不同的方式内部微处理器之间和内部的FPGA。 在微处理器，顺序执行的PLC指令一行行。否则，在FPGA中，所有的概率PLC的指令已被考虑和设计带电路，其可以通过灵敏的信号来激活。 在为了实现FPGA内部PLC梯形图中，在原来的梯形图顺序操作应被保留。同时，平行的能力执行可用于获得更有效的性能。本文将讨论如何实现PLC梯形图图中的顺序执行方式和平行FPGA内部的执行方式。编程语言FPGA是VHDL.

本文的左边部分组织如下。第2节简要介绍了基于FPGA的设计PLC，研究可行性，总体方法。第3节说明了如何用优化原梯形图顺序结构和并行结构。 方法转换优化梯形图到VHDL是在第4节中讨论的案例研究显示验证在第5节最后提出的方法，第六部分是结论与正在进行的简要说明的纸工作和未来的研究。

2基于FPGA的设计PLC

FPGA技术具有很大的优势，开展新PLC的设计与传统软件相比基于PLC解决方案。基于FPGA的PLC方案可以提高PLC性能，降低制造成本，并执行制造的逻辑控制的灵活性系统。为了接近这些目标，关键点是对PLC程序转换成门级的数字电路表达式使PLC相同的控制逻辑在其方案表示可以准确地反映在基于FPGA的溶液。自的FPGA的内部结构是可重新配置的输入/输出块和配置逻辑块，所需的电路可以建只要梯形图被转换成的RTL结构和下载到FPGA芯片。这样的实施将执行相同的功能与原始的PLC梯形图，但不是在传统的顺序循环扫描方式。新的解决方案可以给输入信号作出响应与硬件处理速度的并行执行，这大大提高了PLC的速度。此外它可以重新配置任何次为一个新的PLC程序转换和下载。

至于FPGA实现的RTL架构，它是FPGA内部逻辑电路的低级别描述。一些商业软件工具可用于FPGA发展。典型的一个是的赛灵思ISE，它可以通过合成的高级别建立的RTL结构程序，如VHDL。图1示出了方法从梯形图实现一个基于FPGA的可编程控制器。有两个步骤来构建基于FPGA的可编程控制器：（一）转换梯形图与连续的VHDL程序和并行设计和（b）合成的VHDL设计并落实FPGA器件。随着特殊FPGA器件可重构结构，RTL架构可以在里面FPGA进行配置，可以执行FPGA内部原有的梯形图的功能以更高的效率诸多优点，如重新配置，低成本等的能力.

通常，在传统的PLC系统中，有三个明显的特征：（a）本PLC系统是基于微处理器，它可以作为中央处理单元（CPU），以顺序地处理的指示哪个包括PLC程序; （二）PLC程序大多可以作为软件和被编译为目标代码，这是由微处理器执行;和（三）PLC用循环扫描工作.在一个周期中，微处理器一旦完成整个PLC的扫描程序。在这种工作方式，由于限微处理器，所有这些操作都准确地执行在CPU内部的连续的方法。事实上，PLC系统是一个离散事件控制系统;经过一些事件必须发生其他事件而一些事件可以发生在平行。如果系统被设计不但与顺序的结构传统的PLC程序也与并行结构，必须被有效地操作，而且性能可以显着改善。

3梯形图程序的优化与顺序和并行结构

在本文中，冷凝同时性图（CSG）理论[14，15]用于实现的重组在顺序和并行方式梯形图。

3.1冷凝同时发生图论

作为一个离散事件控制系统，每个梯级的输出在梯形图可以被描述为一个状态变量，这是关系到具有所述一个事件开关的状态两个可能的值，“0”或“1”以梯形图，如果梯级输出取决于前一个梯级的输出或梯级，它被称为依赖状态。另一方面，如果
梯级输出是独立于其他梯级的输出或横档，并且可以在同一时间与其他人在发生梯形图，它被称为独立国家。基于该CSG理论，二种图形，同时性图表和依赖图可以被用来描述那些
独立的国家和依赖状态。

这里，梯形图的一个简单的例子示出如下（图2），其将被用来解释冷凝的同时性图论。该系统具有eightstate变量：V1，M，H，TL，V4，第2版，人，及v3和六个输入：开始，LS1，LS2，LS3，TS，并作为.

3.1.1冷凝同时发生图

为了描述的独立国家和图中的依赖性的状态，所使用的两个元素如如下：一个节点用于表示一个状态，这是代表在梯形图梯级一个输出的; 一个无向或定向线是用来指示两种状态的线的两端上的关系是独立或从属。

1. 同时性图表（SG）

所述第一图是同时性图（图3a）。 这个图使用无向线连接两种状态，这是如果含有这两种状态可以在兼任。 这个图具有针对每个梯级输出和边缘节点连接对应的输出响铃节点的可以在同一阶梯的同时完成是真实的图扫描。神光包含序列信息在VHDL program.The依赖的过程声明信息是保持必要的非常重要的在原来的梯形图顺序操作。如果图形很简单，没有很多国家和边，相邻的矩阵数据结构用于存储图，它更容易进行处理。否则，为了节省内存，相邻的列表日期结构是一种更好的方式来存储曲线图中，这是一般的方法。相邻列表采取描述本文的SG图形。

1. 依赖图（DG）

第二图是依赖图（图3b）。该图采用直接行，如果一个用于连接两个国家状态取决于先前梯级的输出，或在梯级一道梯子图扫描完成。在DG有一个节点在梯形图每个状态变量。由于DG是一个有向图中，每个边缘被定向为代表对lt;U; Vgt;; u是尾部和v的边缘的头部和边lt;U; Vgt;意味着梯级v取决于输出响uuml;。该DG包含的并发信息过程语句在VHDL模型。并发实现并发信息是非常重要的FPGA内部运作的高效性能。

1. 冷凝的同时性图（DSG）

为了整合所有的并发信息和依赖信息成一个曲线图中，冷凝的同时性图表被引入（图3C）; 一个无向图和通过冷凝的节点创建被连接在依赖的同时性图图中为一个节点。节点互连是
相同的原始同时性曲线图。在该图中，多个梯级输出可以与一个节点相关联，它包含在SG依赖信息而在DG的并发性。

1. 的冷凝同时性图的实施
   根据在从（a）至（c）所述的理论，示例的CSG可以建成。的步骤如下：
   第1步：输入与指令表表达式梯形图，通过所有的戒指拿到，算上梯级.并构建SG，DG和CSG列表阵列;
   步骤2：根据（1）所示使SG。 3A;
   步骤3：根据（2）所示进行DG。 3B;
   步骤4：根据构建的CSG（3），最后，得到一完成列表数组存储这个图所示。 3C认证。

3.1.2冷凝同时性图形分解

GSG包括有关的全部信息依赖性和原始梯的并发图。根据该信息，对模型具有顺序结构和并行结构梯形图可以构建，这是由实施GSG的分解。

一旦获得该CSG，的分解CSG是的成分进行分类的一个重要步骤梯形图到顺序结构或并行结构。该CSG经由2种分解成子图分解的：连接的成分分解（CCD）和全连通分解（FCD）。

1. 连接部件分解

任何浓缩同时发生图G可以分区成其连接的组件。给定一个图G =（N，E），其中，N和E是集节点和边，的CCD的图G产生子图{G1的集合; G2; ...GI...}，使得每个子图GI=（镍EI），并在没有节点GI被连接到一个节点在另一GJ，其中i和j是用来表示不同子图。执行在CSG CCD产生一个或多个子图哪个新的序列结构进行分配。这些新创建的结构按顺序产生。由于两个结构不能同时激活，它们是根据状态变量的顺序排序的出现在梯形图。

1. 全部连接分解

连通图可以分为集合通过FCD子图。图G的FCD被记FCD（G）和FCD（G）产生子图的集合{G1; G2; ... GI...}，然后在GI每个节点被连接到在另一个GJ，其中i和j是用来代表每个节点不同的子图。实现FCD，后由于所有的部件相互连接的边缘被除去在这两个子图被彼此连接。因此，在这些两个子组件可以是以平行的方式被激活并且属于并行结构。

1. 的CCD和CCD的实施
   为了处理在CCD与CCD，数据结构是构造成存储在该CSG的状态的节点。

表1列出了状态节点的性能规格结构体。
每一个国家节点的结构应当建立，并构造结构列表来管理所有这些结构。另外，默认结构被构造为原CSG作为结构链表的头：当执行CCD或FCD，顺序和每一个国家的并发信息可以通过改变更新该结构中的对应的属性。工作流以分解的CPR是如下：

（1）读取相邻列表中的CSG模式。更新在结构列表链接状态的属性。
（2）通过国家节点去，检查的列表链接状态的属性。，并选择CCD或FCD是
必要的。

(3）如果需要CCD，更新这个状态节点的结构使用顺序信息。否则，更新结构并发信息这种状态的节点。
（4）重复步骤2，直到所有结构的属性已更新。
分解后，将产生的结构列表与整个顺序和并行的信息。 一为阶梯图的一个例子的结构列表将是在接下来的部分中显示

3.2应用CSG理论优化梯形图

根据所提到的CSG的理论，这是可能的优化梯形图与组织
顺序结构和并行结构。本节适用该CSG于图所示的梯形示意图. 2讨论的优化。整个工作流程如图在图.4。

步骤1：创建使用该定义中的CSG第3.1.1节（图4a）。
第2步：应用FCD到节点“M”，整个图形分成两个平行的子图所示的
图。 4B，{M-}和{（V4，V2，V3），VL，H，TL，人}

第3步：应用CCD到节点据“V1”。节3.1.2部分（2）中，{V1}可以分离
从原来的曲线{（V4，V2，V3），V1，人，TL，H}如示于图4C。

两个子从上层图划分。这两个子图是连续的。 CCD之后，他们继续如在梯形图执行的原始序列。

第4步：重复步骤2和应用FCD节点“人”和“V4，V2，V3。“该子图{{V4，V2，V3}，铝，TL，H}可分为三个子图：{人}，{（V4，V2，V3）}，和{TL，H}。 FCD的结果节点“人”和“V4，V2，V3“示于图. 4C.

这三个子图是平行的水平，并且可以是同时激活，因此它们被分配到三个平行结构。

步骤5：重复步骤3和适用CCD节点“TL”和的“h”。子图{TL中，h}被划分为两个子图{} TL和{H}。这两个子图顺序并保留原始序列在梯形图执行。其结果是的图.4D。

第6步：由于在CSG没有节点，可以分解，在DG连接的节点最后考虑。已经提到，DG示出的一次扫描过程中依赖于前面的梯级的输出梯级的信息梯形图。在此步骤中，所有的状态的该仍然没有分配到将被一字排开顺序的方式。结果示于图.4E。

lt;

剩余内容已隐藏，支付完成后下载完整资料

资料编号：[146589]，资料为PDF文档或Word文档，PDF文档可免费转换为Word