英语原文共 11 页，剩余内容已隐藏，支付完成后下载完整资料

---

微电子杂志46（2015）970-980

可在ScienceDirect内容列表

微电子杂志 期刊主页：www.elsevi6r.com/locate/mejo

全数字控制升压型DC-DC转换器的全数字基于DLL的校准

Shao-Ku Kao, Jen-Hou Wu, Hsiang-Chi Cheng

Etectncal工程和绿色技术研究中心的部门。电气和计算机工程，工程学院的学校。长安大学，太原城市。 台湾. R.O.C.

文章信息

文章历史：

收到2014年11月13日接受

2015年7月30日在网上提供

2015年9月8日

关键词：

升压转换器

AU-数字延迟锁定环

所有

相位校正数字模拟转换

摘要

传统的数字控制大多使用数字 - 模拟转

换器，以输入和输出电压转换成数字编码来实现控制。本文提出使用具有两个不同频率的两个数字斜坡，以取代一个数字 - 模拟转换。这种方法可以生产用于DPMW信号七位的分辨率。此外，厕所使用的全数字DLL相位校正概念是由一个额外的三个位，进一步提升了DPWM信号的分辨率，导致10位DPWM信号的分辨率。所提出的电路使用0.35micro;m即时CMOS工艺，以0.980.987m㎡的核心区，500KHz的系统切换频率。 3.3-4.2V的输入电压范围和5 V.输出电压测量精度的输出电压范围达到99％。当系统达到高达500毫安的输出负载的91％的效率。

2015年爱思唯尔有限公司保留所有权利。

1，简介

许多现代电子设备都通过由电池供给电压供电，但是这可能需要这需要超过电池容量的电压的特殊电路。实例包括数码相机。 LED驱动器和USB上柜。所有这些都需要5伏的电压使用多个级联镍氢电池或锂电池提高器件的尺寸和重量，这违背了渴望现代移动设备电力装置是轻巧纤薄。因此，使用升压型DC-DC转换器的呈现良好的解决方案。升压型DC-DC转换器可以被分类为具有模拟（1-3）和数字（4-10）控制。模拟的DC-DC转换器在大多数当前可用的商业生产使用，因为模拟控制器已经非常成熟，稳定。模拟控制器需要一个误差放大器和补偿电路的集成，以提高误差放大器的稳定性。此误差放大器需要被设计成具有高增益，以确保在DC-DC转换器更快的响应时间。误差放大器是容易的性能的变化，由于在工艺和温度的变化。此外，转移的过程需要重新设计，这是非常不方便的，因此，新一代的电源管理的需要的特性，包括低功率，低噪音，小尺寸，高稳定性，且易于集成。因此，越来越多的DC-DC转换器正朝着利用数字控制，这提供了许多优点，包括良好的设计的灵活性，允许容易转移到不同的工艺或系统集成，设计周期减少外部噪声的灵敏度的，等等

HTTP：// dx.doi.org / 10.1016 /j.mejo.2015.07.011 002S-2692 / 2015年爱思唯尔的Ltd，版权所有。

数字控制方法可分为两类：ASIC设计（4-7）和数字信号处理（DSP）模块[9,10]数字ASIC设计数字化的输入和输出电压，通常将一个高分辨率模拟数字转换器（ADC ）[4,5,7]，电压被编码并传送到一个数字PID补偿器然而ADC是非常敏感的电路容易处理和温度变化还ASIC设计有一个优点，即它们的功率MOS和控制电路可以被集成到一个芯片上，因此只需要一个外部电感和能力，因此，模拟和数字控制器集成相对敏感电路，因此，我们提出了一种全数字升压的DC-DC转换器，它取代了模拟-数字转换器。这种新的全数字升压的DC-DC转换器可以产生在DPWM信号10位分辨率的占空比来控制功率MOS。这DPWM控制电路是在图7和3比特的各分辨率嵌入有粗和微调电路。粗调电路使用两个不同频率的两种数字斜坡，以产生一个量化的电压差，以产生7位占空比分辨率，而微调电路采用了全数字延迟锁定环来产生在均匀分布的相粗调阶段，其中粗调先微调电路控制器，从而提高了系统的整体解决方案。本文的其余部分安排如下。第二部分描述了所提出的电路的设计理念。第三部分解释整个电路和分电路。第4部分的组件规范参数和测量结果，和第五部分总结了提出的电路。

2.电路设计理念

传统的脉冲宽度调制是由不同的输入和输出电压的负载确定的。在固定频率，控制器产生不同的脉冲宽度Ton占空比，如图3所示。 1.就像控制器，比较器比较输入Vc的信号和固定频率Vsaw以产生PWM信号。作为控制器信号Vc的电压下降时，PWM导通时间Ton变短，占空比减少，Vc的电压是输出电压和参考电压之间的差。当输出电压或负载的变化，控制信号Vc的幅度将与PWM占空比的大小一起被动态调整。

2.1粗调谐电路

粗调的目的是第一输出电压和参考电压转换为固定的频率，但与

图1脉冲宽度调制

图2 粗调谐电路框图

不同的占空比，如图3所示。 2.我们首先必须产生的S-R的S端子闩固定频率信号CKref的。该DPWM信号的频率是固定的。然后，通过输入两个不同频率信号转换成数字斜坡1和数字斜坡2.两个斜坡的数字输出码可以比拟的。

当数字代码A = B。它产生的CKmat信号，然后将其输入到S-R的R端子闩锁。由于数字斜坡1和数字斜坡2的速度是不同的，每个不同的数字代码的输出可以产生不同的相位延迟的信号

CKmat。然后，我们使用SR-锁存信号CKmat和CKref的转换成DPWM。因此利用这种控制方法来实现DPWM信号的图。 2.该电路框架需要三个不同的时钟频率分别输出数字斜坡1数字斜坡2和CKref的信号。这三个时钟频率根据升压转换器开关频率和DPWM信号的分辨率来确定。首先，确定CKref的信号的频率，以及升压转换器的开关频率是根据该外部电感和电容的尺寸为500 kHz。其次，立足于DPWM位分辨率的G lt;REF期间必须平等分为2N。因而数字斜坡2的CK_C2频率可以计算如下：

Ck_C2 = 2N * CK ref

（1）数字斜坡1频率CK_C1涉及系统的稳定性，并且输出电压是如何迅速改变。当输入和输出电压的不同，占空比在DPWM更新率被定义为美国因而数字斜坡1的Ck_Cl频率可如下计算：

Ck_Cl = CK ref/ U（2）

从（1）和（2）。根据7位的DPWM分辨率和每八个DPWM占空比更新一次，Ck_Cl和CK-C2频率是62.5千赫和64兆赫。分别。这种方法可以得到类似于模拟模式的准确度水平，可替代传统的数字控制方式，从而减轻上述的缺点。为了证明这种方法的可行性。图。图3示出内置在MATLAB的系统图。包括数字斜坡1.数字斜坡2.数字比较，并锁定探测器（LD）。探测器锁定其包括通过使用两个比较器的设定电压区域预设的电压范围内的粗调谐电路。当锁定检测器的输出信号LD为低。它表示输出电压下降在预设的电压范围，在将粗调谐电路停止的情况。图4和图5目前MATLAB仿真波形。在图4当输出电压从预设锁定检测值，处于较高水平劳工处会输出，在当DPWM占空比由大至小的连续改变时间不同。当输出电压低于默认值内，则LD下降到较低的水平，并输出DPWM的占空比将继续是固定的，与粗调谐电路稳定，如图5

图3 在MATLAB粗略转换电路的方框图

图4 粗调解锁输出占空比和锁定探测器信号

图5 粗调锁定输出占空比和锁定探测

器信号。

图6 延迟线相位选择

图7 精细调节相位（1）校正（l）未校正（lll）未校正2

2.2.微调电路

在一般情况下，数字控制器的电源转换器需要多相信号，以合成PWM占空比信号。以生产这样的多相位信号的最常见的方式是通过使用一个延迟线，它包括一个串行缓冲器（11.12.13.14）的。如示于图6.时钟CKc用作延迟线的输入。这种方法是相当简单的，但忽略几个问题，如延迟线对温度和电压的易感性，从而改变每个缓冲器的延迟时间路这影响了PWM信号的分辨率。另外，如果该系统具有粗和微调控制器，以提高决议，微调控制生产的阶段，需要一个更粗调阶段CKC和CKc 1之间的分配。如示于图7.最后阶段PhN和CKc 1之间的相位关系有3个不同的条件。 图。 7（1）示出了用于PHN和CKC 1这是在相最好的情况下。在图7（H）。在PHN领导CKC 1。其产生的相位误差Terr。在图7（Ⅲ）中，PhN腿CKc 1。这也产生相位误差TERR。错误TERR将引起在PWM信号的占空比的精度，而且影响输出电压的最终精确度。因此，为了减少相位误差Terr，一个全数字控制器电路被设计成控制在延迟线延迟单元，如图所示。 6.延迟单元的延迟时间RD由来自控制器的输出代码为N位控制。通过嵌入在微调电路的控制器，进行相产生更均匀地比仅延迟线本身

2.3. MATLAB仿真升压召集人

粗和微调控制器的方法结合成升压转换器系统，和MATLAB仿真用于确定输出电压的稳定性。图。图8示出在MATLAB框架的电路图。我们结合与升压转换器的粗调和微调控制器，与图9显示了模拟电路锁定过程。如果输出电压之间的差Vout和参考电压信号Vref没有落入预定值内。Vref是不稳定的，因此，LD信号将高和低电平之间摆动，如图所示。 9.当Vout和Vref之间的差落在预定范围内。 Vout保持稳定时，DPWM将以固定占空比被锁定，和LD信号将是低的。如果微调控制不校正，输出电压Vout，会产生偏移电压。相位误差Ter之间。7（II）和（Ⅲ）将得到的输出电压Vout。图图10示出输出电压VOU的模拟波形，当在图2中生成的相位误差。7（II）和（III）。如示于图10. Vout( II）和Vout(III)都显示未校正的相位误差，和Vout两者产生的偏移电压。这验证了修正可以提高输出电压的精确度.

3.电路说明

图11表明所提出的全数字化控制DC-DC升压转换器。结构主要由一个粗调谐电路，微调电路，比较两个锁的门（LD）的的。一个死区时间电路和栅极驱动器。此电路的工作方式是分离的粗和微调控制。当电路开始工作时，如果DC信号占空比非常小，

图 8

图9

图10

输出电压Vout低于基准电压Vref低。因而LD1信号为低。与比较器的输出信号，SEL的电平高，DCLK信号占空比将开始增加，如图12.当它增加DCLK的占空比，使得输出电压和参考值之间的差，电压高于电路LD1的电压间隔小。然后LD1信号移动到一个较高的水平。此时，该系统将进入的微调控制级，还控制DCLK信号的占空比直到输出电压与参考电压之间的差别在于，电路LD2的电压的时间间隔内。并且系统被锁定。该系统为粗调谐器的总位在7叮咬，每一位都可以通过16纳秒增加DCLK信号的占空比。微调控制器设置为3咬伤，每一口可以通过2纳秒增加DCLK信号的占空比。系统DCLK信号的占空比TD可以表示为

TD = M *为16ns N *2ns的（3）

其中m和n分别是比特需要粗和微调控制器的数目来量化的电压差。

3.1粗调谐电路

图13表示出了粗调谐电路，包括两个计数器，两个锁存器，一个数字比较器，一个SR锁存。一个单触发电路和两个分频器，分别由256和8.前面的章节分割解释用于生成DCLK信号占空比的三个频率。接下来，我们描述了建议的电路的操作。在开始时，该电路输出电压Vout ,,比基准电压和处于高电平的信号SEL输出低，因此计数器开始计数。增加DCLK信号占空比。图。 14显示了使用两个7位计数器，64兆赫（实线：C2的）的输入频率和64千赫（虚线：计数器l）。在计数器速度频率使用该差值来量化Vout ,,和Vrcf之间的差异。两个计数器输出为A（0数字编码：6 |和B（0：6J和首先发送到Latchl和Latch2的信号CLK128M是外部信号用128兆赫的频率的CLK128M用来锁存。 A（0数字

代码：6J和B | 0：6 |和生成的数字代码Clo的：61和D（0：6 |那么C（0：6 |和D | 0：6 |数字码是输入到数字比较器，和当C | 0：6 |和D（0:61具有数字代码相同的值时，会产生信号R.信号R被输入到SR-LATCH的复位端的信号。小号输入到SR锁存器的S端子与500KHz的固定频率。组合所述信号S和R，以形成DCLK信号的不同占空比。由于计数器的时钟频率为62.5千赫通过取开关频率（500千赫）除以8的输出DCLK占空比将产生八个相同的占空比

图11

图12

图13

连续的周期，如在图呈现的时序图所示。 14.以这种方式，我们可以得到一7位的粗占空比来代替基于所述组合使用振荡器的传统脉宽调制（PWM）结构，和运算放大器。当LD1变为高电平，粗调谐控制电路运动停止时输出电压Vout落在电路LD1内设定电压范围内。因此DCLK占空比具有固定输出到微调电路级的处理为nxgt; VES。在图13.以允许信号S的同步和信号R.需要一个虚设的延迟。延迟假人信号S和卩咖比.The延迟伪延迟的

剩余内容已隐藏，支付完成后下载完整资料

---

资料编号：[148108]，资料为PDF文档或Word文档，PDF文档可免费转换为Word