论文总字数：13597字

摘 要

随着人类科技文明的发展，人们对于时钟的要求在不断地提高。时钟已不仅仅被看成一种用来显示时间的工具，它还需要能够实现更多其它的功能。高精度、多功能、小体积、低功耗，是现代时钟发展的趋势。在这种趋势下，时钟的数字化、多功能化已经成为现代时钟生产研究的主导设计方向。

本设计是基于CPLD的多功能数字钟设计，包含了时间显示电路，按键及指示灯电路，蜂鸣器电路，CPLD编程下载电路等模块。通过CPLD实现了数字时钟的显示，闹铃以及定时等功能。这种设计减少了所需芯片的种类和数量，缩小了体积，降低了功耗，提高了系统的可靠性。

关键词；CPLD；芯片；数字时钟

Abstract：With the development of human science and technology civilization, people"s requirements for the clock improves constantly. The clock is not only seen as a tool for displaying time, it also needs to be able to perform more functions. High-precision, multi-functional, small size, and low power consumption are trends in the development of modern clocks. Under this trend, the digitization and multi-functionality of the clock has become the dominant design direction for modern clock production research.

This design is based on the CPLD multi-function digital clock design, including the time display circuit, button and indicator circuit, buzzer circuit, CPLD programming download circuit and other modules. Through the CPLD, digital clock display, alarm and timing functions are realized. This design reduces the type and number of chips needed, reduces the size, reduces power consumption, and improves system reliability.

Keywords：CPLD; Chips; Digital clock

目 录

1 前言 3

2 总体方案设计 3

2.1方案论述 3

2.2设计方式 4

3 单元模块硬件电路设计 5

3.1时间显示电路模块设计 5

3.2按键及指示灯电路模块的设计 6

3.3蜂鸣器及有源晶振电路的设计 7

3.4 CPLD编程下载电路的设计 8

3.5电源电路电路的设计 10

3.6 EPM7128SLC84器件介绍 10

3.7机械按键抖动电路 11

4 软件设计 12

4.1 时钟节拍产生模块 12

4.2模式选择功能模块 13

4.3快速时间设置功能模块 15

4.4秒、分、时计时与时间调整模块 15

4.5闹铃与整点报时模块 16

4.6 7段显示译码模块 17

4.7 按键去抖动模块 18

5 系统功能及功能仿真 19

5.1 顶层原理图 19

5.2系统功能 19

5.3功能仿真 20

结论 21

参考文献 22

致谢 23

附录A 24

1 前言

随着信息化和数字化时代的到来，各类数字产品广泛的应用在各个领域。随着数字化产品性能的不断提升，复杂度的越来越大，产品的更新换代速度也比以前更快了，之所以目前电子产品的更新速度越来越快，其中很重要的一个原因就是相关的设计技术以及制造技术一直在不断的进步。就目前的制造技术的微细加工技术来说，目前这个技术最先进的已经达到了深亚微米的级别，也就是说能够在几平方厘米大小的芯片上面集成数千万个晶体管。

伴随着EDA技术以及PLD技术的出现，这种传统的设计思路得到了一定的改善，人们能够通过PLD芯片来对各种功能进行实现，这种新的设计方法可以使设计者自行对器件内部的管脚以及逻辑进行定义，对于传统的设计工作来说，很多的工作都是在电路板上面进行相应的设计的，但是现在早就已经没有那么麻烦了，大多数都能够在芯片上面实现，芯片的功能是非常的强大的，其能够进行各式各样功能的实现，并且芯片上面具有大量的引脚，每一个引脚都对应着不同的定义，使得设计工作相比于之前来说，更为简单一些，同时对于设计者来说，设计的自由度也大大提升，还提升了效率。并且这种设计的方式是需要的芯片数量和种类大大减少，减小了体积，降低了能耗，系统的可靠性得到了很好的提升。本文就是通过CPLD设计的多功能数字时钟。

2 总体方案设计

2.1方案论述

本文的多功能数字时钟就是通过CPLD设计的多功能数字时钟，设计的界面为6位LED数码管，在进行显示的时候是6位一起进行显示的。显示的时间制是24小时制。并且设计了三个设定按键，一个是MODE模式选择键，一个键子是设定键，另外一个是是数字修改键。

下面针对这三个键子进行自个功能的介绍：其中键的主要作用就是进行工作模式的选择，在本文所设计的系统是进行正常工作的时候，是在模式0下，也就是模式0是正常时钟模式。当处在正常时钟模式的时候第一次按下MODE键就会进入到模式1里面，这个模式就是闹铃模式，在这个模式里面，能够利用SET键以及CHANGE键的配合来对闹钟的时间进行设定。然后再一次按下MODE键的时候，系统便会进入到手动校时模式，这个模式之下能够利用SET键以及CHANGE键的配合对当前的时间进行更改。SET键是用于在不同模式之下对当前的设定位置进行选择，例如当前的设定位置为小时，那么再按一次SET键的时候，设定的位置就会成分钟。CHANGE键用来把当前设定位置的时间值加1，在长时间按CHANGE键的时候，那么当前的设定值就会加1，这个功能用于时间的快速设定。

系统的设计总体框图如下：

数码管显示

CPLD芯片

报时电路

数字时钟控制电路

蜂鸣器电路

校时电路

剩余内容已隐藏，请支付后下载全文，论文总字数：13597字