simultaneously sampled differential inputs. The device

draws only 5.5mA from a single 3V supply, and comes in

a tiny 32-pin (5mm times;5mm) QFN package. A SLEEP

shutdown mode further reduces power consumption to

12W. The combination of low power and tiny package

makes the LTC2351-12 suitable for portable applications.

The LTC2351-12 contains six separate differential inputs

that are sampled simultaneously on the rising edge of the

CONV signal. These six sampled inputs are then

converted at a rate of 250ksps per channel.

The 83dB common mode rejection allows users to

eliminate ground loops and common mode noise by

measuring signals differentially from the source.

The device converts 0V to 2.5V unipolar inputs differentially,

or plusmn;1.25V bipolar inputs also differentially,

depending on the state of the BIP pin. Any analog input

may swing rail-to-rail as long as the differential input

range is maintained.

The conversion sequence can be abbreviated to convert

fewer than six channels, depending on the logic state of

the SEL2, SEL1 and SEL0 inputs.

The serial interface sends out the six conversion results in

96 clocks for compatibility with standard serial interfaces.

SDO (Pin 1): Three-State Serial Data Output. Each set of

six output data words represent the six analog input

channels at the start of the previous conversion. Data for

CH0 comes out first and data for CH5 comes out last. Each

data word comes out MSB first.

OGND (Pin 2): Ground Return for SDO Currents. Connect

to the solid ground plane.

OVDD (Pin 3): Power Supply for the SDO Pin. OVDD must

be no more than 300mV higher than VDD and can be

brought to a lower voltage to interface to low voltage logic

families. The unloaded high state at SDO is at the potential

of OVDD.

CH0 (Pin 4): Non-Inverting Channel 0. CH0 operates

fully differentially with respect to CH0– with a 0V to 2.5V,

or plusmn;1.25V differential swing and a 0V to VDD absolute

input range.

CH0– (Pin 5): Inverting Channel 0. CH0– operates fully

differentially with respect to CH0 with a –2.5V to 0V,

or plusmn;1.25V differential swing and a 0V to VDD absolute

input range.

GND (Pins 6, 9, 12, 13, 16, 19): Analog Grounds. These

ground pins must be tied directly to the solid ground plane

under the part. Analog signal currents flow through these

connections.

CH1 (Pin 7): Non-Inverting Channel 1. CH1 operates

fully differentially with respect to CH1– with a 0V to 2.5V,

or plusmn;1.25V differential swing and a 0V to VDD absolute

input range.

CH1– (Pin 8): Inverting Channel 1. CH1– operates fully

differentially with respect to CH1 with a –2.5V to 0V,

or plusmn;1.25V differential swing and a 0V to VDD absolute

input range.

CH2 (Pin 10): Non-Inverting Channel 2. CH2 operates

fully differentially with respect to CH2– with a 0V to 2.5V,

or plusmn;1.25V differential swing and a 0V to VDD absolute

input range.

CH2– (Pin 11): Inverting Channel 2. CH2– operates fully

differentially with respect to CH2 with a –2.5V to 0V, or

plusmn;1.25V differential swing and a 0V to VDD absolute

input range.

CH3 (Pin 14): Non-Inverting Channel 3. CH3 operates

fully differentially with respect to CH3– with a 0V to 2.5V,

or plusmn;1.25V differential swing and a 0V to VDD absolute

input range.

CH3– (Pin 15): Inverting Channel 3. CH3– operates fully

differentially with respect to CH3 with a –2.5V to 0V, or

plusmn;1.25V differential swing and a 0V to VDD absolute

input range.

CH4 (Pin 17): Non-Inverting Channel 4. CH4 operates

fully differentially with respect to CH4– with a 0V to 2.5V,

or plusmn;1.25V differential swing and a 0V to VDD absolute input

range.

CH4– (Pin 18): Inverting Channel 4. CH4– operates fully

differentially with respect to CH4 with a –2.5V to 0V, or

plusmn;1.25V differential swing and a 0V to VDD absolute input

range.

CH5 (Pin 20): Non-Inverting Channel 5. CH5 operates

fully differentially with respect to CH5– with a 0V to 2.5V,

or plusmn;1.25V differential swing and a 0V to VDD absolute input

range.

CH5– (Pin 21): Inverting Channel 5. CH5– operates fully

differentially with respect to CH5 with a –2.5V to 0V, or

plusmn;1.25V differential swing and a 0V to VDD absolute input

range.

GND (PIN 22): Analog Ground for Reference. Analog

ground must be tied directly to the solid ground plane

under the part. Analog signal currents flow through this

connection. The 10F reference bypass capacitor should

be returned to this pad.

VREF (Pin 23): 2.5V Internal Reference. Bypass to GND

and a solid analog ground plane with a 10F ceramic

capacitor (or 10F tantalum in parallel with 0.1F ceramic).

Can be overdriven by an external reference voltage

between 2.55V and VDD, VCC.

VCC (Pin 24): 3V Positive Analog Supply. This pin supplies

3V to the analog section. Bypass to the solid analog

ground plane with a 10F ceramic capacitor (or 10F

tantalum) in parallel with 0.1F ceramic. Care should be

taken to place the 0.1F bypass capacitor as close to

Pin 24 as possible. Pin 24 must be tied to Pin 25.

These three control pins select the number of channels being converted. 000 selects only the first channel (CH0) for conversion. Incrementing SELx

剩余内容已隐藏，支付完成后下载完整资料

---

附录A 译文

应用程序的信息

描述：

ltc2351-12是一款12位，1.5Msps，有六个同时采样的差分输入的ADC。该设备将只从一个单一的3V电源获取只有5.5mA的电流，而且放置在一个小的32引脚QFN封装里（5mmtimes;5mm）。在睡眠模式下可以减少12micro;W的功耗。结合低功耗和小封装使ltc2351-12适合便携式应用。ltc2351 - 12包含六单独的微分输入，就是通过CONV信号的上升沿同步采集的。83分贝的共模抑制允许用户消除接地环路和共模噪声源，从而测量出信号的不同。该装置根据BIP引脚的状态，转换为2.5V的单极性输入的差异，或plusmn;1.25V双极性输入的差异。只要保持在差分输入范围内，任何模拟输入可以在轨到轨之间摆动。转换序列可以缩写为少于六个频道，根据不同的逻辑状态SEL1和SEL2，SEL0输入。串行接口可以通过标准串行接口兼容地在96个时钟里发送6个转换结果。

SDO（引脚1）：

三态串行数据输出。每六组输出数据字代表六个模拟输入通道在上转换的开始。数据从CH0到CH5以此出来，每组数据的MSB最先出来。

OGND（引脚2）：接地，使SDO的电流返回地面。

OVDD（引脚3）：SDO引脚的电源。OVDD必须不大于300mV或者高于VDD，并且可以被调到一个低电压来连接到一个低电压的逻辑系列。对于OVDD，SDO的卸高状态是潜在的。

CH0 （引脚4）：非反相通道0。对于0V至2.5V，或plusmn;1.25V微分摆动的CH0-和0V到VDD的绝对输入范围来说，CH0 的操作是完全不同的。

CH0-（引脚5）：反相通道0。对于0V至2.5V，或plusmn;1.25V微分摆动的CH0 和0V到VDD的绝对输入范围来说，CH0 -的操作是完全不同的。

GND（引脚6，9，12，13，16，19）：模拟接地。这些接地引脚必须直接连接到地平面下的固体部分。模拟信号电流通过这些连接。

CH1 （引脚7）：非反相通道1。对于0V至2.5V，或plusmn;1.25V微分摆动的CH1-和0V到VDD的绝对输入范围来说，CH1 的操作是完全不同的。

VREF（引脚23）：内部参考电压2.5V。旁路通过10micro;F陶瓷电容器到GND和模拟接地（或10micro;F钽电容并联0.1micro;F陶瓷）。可以超过2.55V和VDD以及Vcc之间的外部参考电压。

VCC（引脚24）：3V模拟正电源。此引脚提供3V的模拟部分。10micro;F陶瓷电容器（或10micro;F钽）模拟接地，并平行于0.1micro;F陶瓷。值得注意的是0.1micro;F旁路电容接近引脚24的可能。24引脚必须连接到引脚25。

选择转换通道数：

这三个控制引脚选择被转换的通道数。000只选择第一个通道来转换，增长中的SELx选择额外的通道来转换，并多达6个通道，例如101、110或则111就会选择这6个来转换。在

转换读取数据期间，这些引脚必须保持在固定状态。当改变了模式之间的转换时，记住特定的通道数据输出保持不变，直到通道再次转换。例如，在SELx=011时，转换4通道（CH0, CH1, CH2, CH3），在这些通道转换后，再将SELx改为001，使其只转换CH0和CH1。在第一次设置两个通道的转换过程中，你将能够从两个相同的转换通道中读取数据。然后，在四个通道的第一次转换中，你可以转换四个或者更多的通道来回读未读取的CH2和CH3数据。对于一个特定的应用程序，通常要确保引脚连接到一定数量的通道。如果要求转换速度快一点，就少用点通道，比如，3个通道的转换速度可以达到500看SPS/ch，而如果是6个通道的画，转换速度就只有原来的一半。

双极/单极模式：

当BIP为低状态时，每个CHx的输入电压是单极，差值范围在0-2.5V之间；当BIP为高状态时，输入电压为双极，差值为plusmn;1.25V。在转换期间，该引脚必须一直保持固定状态来读取数据，在下次转换开始之前，必须改变转换中的BIP。在改变从双极到单极或者单极到双极的模式之后，你任然可以在新模式下读取通道的第一次设置，通过倒置MSB来读取这些通道的转换模式。

控制模拟输入：

LTC2351-12模拟输入的不同之处在于控制的不同或者是作为一个单端输入（i.e.，CHO-的输入端应该接地）。6个不同的模拟输入对可以进行12种输出，例如CH0 和CH0–, CH1 和

CH1–, CH2 和 CH2–, CH3 和 CH3–, CH4 和 CH4–，和 CH5 和CH5–，在同一时间采样。样品的共模抑制和采样电路通常会减少输入对任何没用的信号。在转换结束时，输入波线只有一个峰值，那就是在给采样和保持电容器充电时，在转换过程中，模拟输入只有很小的漏电流。如果驱动电路的源阻抗为低时，LTC2351-12的输入可直接驱动。当源阻抗增加时，将会影响到采集时间。对于高源阻抗的采集时间，必须使用缓冲放大器来解决。在下一个开始的小电流峰值后，主要的要求就是解决放大器驱动模拟输入（S）（对于全吞吐率来说，至少要在39ns之内解决）。在选择放大器输入的时候，一定要注意它的噪声以及谐波的失真。

输入放大器的选择：

选择放大器是很容易的，如果对输入放大器的要求不多的话。第一，限制采样电容充电时放大的电压尖峰的幅度，选择一个放大器，具有低输出阻抗（＜100Omega;）在闭环带宽频。例如，如果一个放大器用于增益1和有50MHz的增益带宽，那么在50MHz输出阻抗必须小于100Omega;。其次，闭环带宽必须大于40MHz确保以全吞吐率足够小信号稳定。如果使用较慢的运算放大器，可以通过增加之间的转换来提供更多的解决时间。用一个运算放大器来驱动ltc2351-12时，最好的选择取决于应用。通常，应用程序可以分为两类，交流应用中的动态指标是最关键的，因为时间的精确度和稳定时间是最关键的领域的应用。

输入滤波和源阻抗：

必须考虑输入放大器和其他电路的噪音和失真当它们添加到LTC2351-12的时候。采样和保持电路的小信号带宽为50MHz。任何噪音或失真的产品在模拟输入中都会使整个带宽终结。因此对于模拟输入来说，嘈杂的输入电路在使用前必须被过滤。一个简单的1极RC滤波器就可以满足许多的应用，当这些组件出现失真的时候就可以使用高质量的电容和电阻。NPO and silvermica型介电电容器具有优良的线性度。在自加热和可能出现损伤的焊接中时，在碳表面贴装电阻器将会产生失真，金属薄膜表面贴装电阻是非常不容易的。当高振幅的不需要的信号接近需要信号的频率时，使用多极点过滤器时必须的。较高的外部源电阻，结合13pf的输入电容，会降低额定50MHz的输入带宽和增加采集时间超过39ns。

输入范围：

当ltc2351-12模拟输入只使用单一的供应时，那么运行就会产生很大的差异。输入可以放到Vcc，使波动范围不大于2.5V的低BIP（引脚29）或者plusmn;1.25V的高BIP（BIP引脚29）。0V至2.5V的范围也非常适合使用单端输入单电源应用输入的共模范围扩展到从接地到电源电压VCC。如果在任何输入对CH和CH–之间的差异超过2.5V（单极性）或1.25V（双极性），输出的代码将保持固定在正全面，如果这种差异低于0V（单极性）或–1.25V（双极性），输出的代码将保持固定在负全面。

内部参考：

LTC2351-12有一个在片上的，温度补偿的带隙基准源，是工厂调整至2.5V的得到一个精确的2.5V输入跨度。参考放大器输出VREF（引脚23），必须绕过一个电容接地。参考放大器是稳定的1micro;F或更大的电容器。推荐10micro;F陶瓷或10micro;F钽电容并联一个0.1micro;F陶瓷，因为具有最好的噪声性能。VREF引脚可以驱动一个外部参考如图2所示。外部参考电压必须高于内部参考的开漏输出2.5V的P沟道，外部引用的推荐范围为2.55V到VDD。在外部引用2.55V时，将看到转换时0.75mA的静态直流负荷和3.0mA的一样多。

参考电压输入范围：

差分输入范围有一个单极性电压跨度等于参考缓冲器输出VREF（引脚23）的接地电压之间的电压差。ADC的差分输入范围为0V至2.5V时，使用内部参考，内部ADC是参照这

两个节点，这种关系也适用与外部参考。

差分输入：

ADC会永远转换CHO 和CHO-的不同之处，与任何一对输入的共模电压无关。共模抑制保持在高频率，唯一的要求是，输入不低于接地或超过VDD。积分非线性误差（INL）和微分非线性误差（DNL）在很大程度上是独立的共模电压造成的。然而，偏移误差会有所不同。直流共模抑制比通常比–90dB高。

掉电模式：

上电时，该ltc2351-12初始化为活动状态并准备转换。睡眠模式的波形显示了断电模式的

ltc2351-12，SCK和转换输入控制电源关闭模式。在SCK上升沿没有任何干扰时，两个上升沿在转换，把ltc2351-12 睡眠模式和功率消耗下降到4.5MW 16.5MW。内部参考任然使用睡眠下的供电模式。一个或多个在SCK上升沿可以很快唤醒ltc2351-12，并且转换可以在一个时钟周期精确的开始。没有任何干预在SCK上升沿下，四上升沿在转换，把ltc2351-12调到睡眠模式下，使功率下降到16.5mW 到12micro;W。一个或多个在SCK上升沿进行唤醒ltc2351-12的操作。内部参考（VREF）以2ms的转换和一个10micro;F负荷解决。更频繁地使用睡眠模式，来确保输出数据的准确性。注意，较慢的转换率，午睡，睡眠模式可以大幅降低功耗。

数字接口：

ltc2351-12具有3线SPI（串行外围接口）接口。SCK和SDO输出以及输入转换继承了这个借口。如果逻辑摆幅不超过VDD，SCK和转换输入与3V逻辑波动和TTL兼容。

开始转换输入（CONV）：

对上升沿启动转换，但随后的上升沿时被忽略的程序从ltc2351-12直到以下96个SCK上升沿时有发生。可以任意选择占空比作为处理器的串行端口的帧同步信号。生成转换的一个简单的方法是创建一个脉冲即一个SCK宽驱动ltc2351-12然后在缓冲这一信号驱动处理器的串行端口的帧同步输入。在转换开始时，推动ltc2351-12转换输入首先避免数字噪声干扰样本期间举行过渡所引发的转换，这是很好的做法。保持较低部分的CONV信号大于15ns的宽度来避免在ADC的前端采样和保持进入保持模式在转换的上升沿引入故障，这是一个很好的练习。

减少转换输入的抖动：

在高速应用中，高振幅的正弦波100kHz以上的采样，在转换的信号必须尽可能小的减少抖动（10或更少）。一个常见的晶体时钟模块输出的方波通常符合这个要求，但面临的挑战是

如何从这个无其他数字电路抖动的晶体时钟系统中产生一个转换信号。时钟分频器和任何大门的信号路径从晶体时钟转换输入时不应与系统的其他部分共享相同的集成电路。数字缓存驱动串行接口时，SCK和转换的输入应该是第一个驱动的。还需要注意DSP主时钟可能已经被抖动，即使它直接来自DSP晶体。高速度的处理器时钟的另一个问题是他们经常使用一种低成本，低速度的晶体（i.e，10MHz）来生产一个快速，但战战兢兢，锁相环的系统时钟（i.e，40MHz）等。这些高速时钟产生的PLL抖动可能只有几纳秒。请注意，如果你选择使用DSP端口产生的帧同步信号，该信号将具有和DSP的主时钟相同的抖动。20页上的典型应用图显示了电平转换与输出RF信号发生器以及其他低抖动源电路，一个D型触发器用于产生转换信号的ltc2351-12。重新计时的主时钟信号，消除了时钟抖动的控制装置（DSP，FPGA，介绍等）。无论是逆变器和触发器必须作为模拟组件并且应该从一个干净的模拟电源供电。

输入串行时钟（SCK）：

SCK的上升沿转换的进展过程中，会跟新每个在SDO数据流。CONV后升起，第三个SCK的上升沿会发送到12数据位的6套，MSB会发送到第一个。有一个简单的方法，首先生成SCK来驱动ltc2351-12，然后通过适当数量的逆变器驱动信号缓冲处理器的串行端口串行时钟来输入。使用时钟的下降沿来锁存从串行数据输出（SDO）到你的处理器的串行端口的数据。96个或更多的每帧同步时钟的六个16位字将会接受到12位串行数据。如果少于6个渠道是通过SEL0–SEL2转换来选择的，那么16个钟需要每个通道的转换模拟输入和读取数据转换成脉冲后的数据。驱动ltc2351-12 SCK输入时，首先要避免来自内部高速比较器的比较策中数字的噪声干扰，这是一个很好的做法。不同于常规的输入，SCK输入抖动并不厉害，因为输入信号的采样和保持恒已经是恒定的。

串行数据输出（SDO）：

上电时，SDO输出会自动恢复到高阻抗状态，并且SDO输出会保持在高阻抗，直到一个新的转换开始。在上升边沿进行转换时，SDO会发送12位在第六集的输出数据流后的

剩余内容已隐藏，支付完成后下载完整资料

---

资料编号：[498658]，资料为PDF文档或Word文档，PDF文档可免费转换为Word