摘 要

Abstract ii

第1章 绪论 1

1.1 研究背景及意义 1

1.2 国内外研究现状 1

1.3 论文的内容及安排 2

第2章 高速串行总线简介及分析 3

2.1 高速串行总线介绍 3

2.2 可编程逻辑器件 4

2.2.1 FPGA 4

2.2.2 可编程逻辑器件的设计流程 4

2.2.3 FPGA在雷达信号处理中的应用 6

2.2.4 硬件描述语言 6

2.3 RocketIO总线 6

2.4 VPX连接器 6

2.5 本章小结 6

第3章 SRIO总线用户接口及修改 8

3.1 SerialRapidIO总线 8

3.2 系统拓扑结构 10

3.3 FPGA数据传输的实现与测试 11

3.4 本章小结 18

第4章 平台的信号预处理方案 19

4.1 系统框架功能 19

4.2 带响应的写入事务的应用 19

4.3 ID按包切换的应用 20

4.4 本章小结 22

第5章 系统优化措施 23

5.1 跨时钟域处理 23

5.2 本章小结 24

第6章 结论 25

致谢 26

参考文献 27

摘 要

本文借助XILINX公司的FPGA开发软件ISE首先针对serial rapid IO总线的用户接口进行修改，设计出所有FPGA都适用的简化的用户接口，设计了一套基于FPGA的信号预处理模块的数据传输方案，并且分析了高速串行总线在不同情况下的具体应用，得到的结果对于国内各行业高速总线方案具有重要的指导意义。

本文主要研究了serial rapid IO核的功能以及用户接口，设计了FPGA内部的实现方案，并搭建验证平台。

研究结果表明：修改后的用户接口既能保持原有的功能，同时也比原接口简化不少，便于使用；串行总线在实际应用中正在逐步取代过去流行的并行总线。

本文的特色在：于FPGA上建立了新的rapid IO用户接口；讨论了在实际应用中FPGA的几种优化措施，并且在优化方案中得到稳定的结果。

关键词：FPGA；串行用户接口；SRIO IP核；VPX系统

Abstract

With the help of the FPGA development software ISE of XILINX company, this paper first modifies the user interface of serial rapid IO bus, establishes a simplified user interface for all FPGA, and designs a set of data transmission schemes in the signal preprocessing module with FPGA as the framework, and analyzes the specific needs of the high speed serial bus under different circumstances. The obtained results have important guiding significance for the high speed bus solutions of various industries in China.

This dissertation mainly studies the function and user interface of serial rapid IO core, and the implementation scheme of FPGA internal design, and builds verification platform.

The results show that the modified user interface can not only maintain the original function, but also be more simplified and easier to use than the original interface; the serial bus is replacing the traditional parallel bus in practical application.

The features of this paper are: establishing a new rapid IO user interface on FPGA, and discussing several optimization measures of FPGA in practical applications, and getting stable results on the basis of these optimization schemes.

Key Words：FPGA；serial user interface；SRIO intellectual property core；VPX

第1章 绪论

1.1 研究背景及意义

数字技术的发展与应用极大的推动了雷达信号处理技术的发展。虽然大多数的信号处理平台目前还都是采用板卡之间并行总线传输的方式，但现在的通信方式正在实现由并行通信向串行通信的转变。

并行通信就是传输数据每一位同时在多条传输线上同时进行传输，常见的并行总线有STD、PC总线等；串行通信方式就是指一组数据在同一条传输线上一位一位地传输，常见的串行总线有SPI、UART、USB等。由于现代雷达信号对于数据的实时处理能力要求很高^[3]，同时也要求系统处理速度足够高，这就使得传统的并行通信方式无法满足现在的要求。因为并行通信的数据传输的速率有限，常见的CPCI总线和VME总线的处理平台已经没有办法满足大的数据交换量。本文选择在VPX板卡上实现serial rapid IO总线。

VPX，也称VITA46，是在基于VME总线来通过高速连接器使板卡之间的数据交换的ANSI标准^[5]。当采用高速串行总线的时候，既可以节省IO资源，又可以简化PCB布线，与此同时又提高了数据传输速率，所以高速串行总线较并行总线的应用更为广泛。VPX比CPCI和VME相比具有许多优势：采用更实用的结构设计方案。这些优势恰恰可以满足现代化国防的需求，因此在雷达系统中引入这一技术以提高平台的执行效率是有必要的。

同时，FPGA设计的规范化和HDL的规范化并没有被人们所重视，但是对于FPGA的设计与应用越来越广泛。基于FPGA的雷达信号处理技术的研究可以认为就是使用HDL语言，对雷达信号处理时进行软件编程。

1.2 国内外研究现状