登录

  • 登录
  • 忘记密码?点击找回

注册

  • 获取手机验证码 60
  • 注册

找回密码

  • 获取手机验证码60
  • 找回
毕业论文网 > 外文翻译 > 理工学类 > 自动化 > 正文

虚拟示波器高速信号采集系统设计外文翻译资料

 2022-09-05 16:44:25  

摘要:现场可编程门阵列(FPGA)建立了一个首选的大量应用于当前工业的数字实现平台,包括设备在内任然在不断地扩展和改进。本文综述了近年来FPGA技术的进步,强调新的,可能显着有助于发展更有效的数字系统工业应用的特点。特别注意的是设计范式转变形成的可用性日益强大嵌入式(软)处理器,使FPGA从硬件加速器转变成非常强大的系统芯片(系统芯片)平台。新的模拟资源,浮点运算,和硬盘内存控制器也因为它们提供给设计师的巨大优势而被重新说明。软件工具受设计范式转变的强烈影响,需要他们对软件开发者有更好的支持。在这个问题上,软件资源的最新进展[知识产权(IP)核心和设计工具]还在检验。FPGA的特征在工业应用上的影响主要在三个主要领域,即数字实时仿真,先进控制技术,电子仪器,专注于机电一体化,机器人技术,电力系统设计。这样看来数字系统目前正在这些领域进行全面检验,关键是分析他们如何能显着受益于新的FPGA的特点。

关键词:先行控制,数字实时仿真,电子仪器,嵌入式系统,现场可编程门阵列(FPGA),硬件在环

I简介

现场可编程门阵列的进展(FPGA)技术不断被报道。速度快,灵活性高,可能利用系统和算法的固有并行性的优势,上市时间短,良好的成本效益的权衡,大嵌入式资源量,以及专业化的可用性知识产权(IP)核心使FPGA的成文许多工业应用首选的实施平台。

直到最近一段时间,有2个独立的用于工业控制的数字系统设计方法:一个连续(软件)方法基于微控制器或数字信号处理器(DSP)和相关的嵌入式外设,另一个并行(硬件)方法,通常仅限于解决特定的问题,需要高性能解决方案。工业上解决第二个问题的方法是利用有限的知识技术和设计工具,缺乏成熟的工具,价格,和缺乏一些专门的硬件。要广泛采用一个主要障碍之一是可重构计算作为一种新范式在FPGA编程上的复杂性,需要一些专业的硬件设计技术去克服这些困难。

随着FPGA的发展利用分频制造技术,供应商开始发展软处理器核,可以实现基于标准FPGA资源,以及集成嵌入式处理器的(困难)设备。这一趋势有了巨大的不断的发展,在某种程度上,当前的解决方案是无数的。

正因为如此,过去的二分法的设计方法导致了一个范式转变,构成了大电流FPGA资源,这不能仅仅看作是硬件加速器了,而是非常强大的芯片系统(SoC)平台。嵌入式的组合在一个芯片(或软)处理器上使用自定义优化、高性能硬件外围设备有无限的应用程序,打开了FPGA在数字设计的所有领域的工业应用的通道。

毫不奇怪,设计工具和方法的特点,使这些设备在过去的几年中被人们在他们的应用领域中广泛的分析,就更不用说特别专注于工业系统的应用。然而,作为一个相对成熟,但也仍然年轻的领域,新特性还在不断被开发。因此,在作者的看来,回顾最新的最先进的FPGA技术将被用于工业信息研究领域。因此,本文的目的是回顾与分析这样的新技术对当前设备的影响以及可能在工业数字系统设计的应用。主要是进行了三个方面的分析,即数字实时仿真、先进控制技术、电子仪器仪表,焦点在机电一体化、机器人技术和电力系统的设计。

本文的结构如下。目前在FPGA中可用的硬件资源的描述在第二节。第三节是软件资源最近的进展(IP核和设计工具)。新的硬件资源在工业上的应用,或将应用的资源,在第四节进行了分析。最后,第5节进行了总结。

II硬件资源

FPGA硬件资源在不同制造商和设备上大不相同。提供给设计师的最优势资源在以下方面::综合功能块,I / O信号调节,部分重新配置,保护知识产权,和特殊(如耐辐射)的设备。最先进的制造技术(14纳米,三维三栅极晶体管)使更多的高级功能集成在今天的FPGA上,在某些情况相当于5000多万等效逻辑门,可能实现操作超过500 MHz的频率,同时保持电源消费在合理的范围内。事实上,尽管FPGA有一个传统问题是他们相比微控制器的高功耗,在复杂的应用程序需要多个设备的能耗时,使用FPGA实现与微控制器实现相同的功能可能具有可比性。

在这些特点中,本节的重点是让现代的工业应用高效的数字系统(通常是基于复杂的算法)实现,因为他们提供的高计算能力和/或他们实现的较低的执行时间。

A.模拟资源

On一个FPGA的主要局限是过去相关的模拟资源的缺乏,特别是模拟到数字和数字到模拟的转换(ADC和DAC)。目前主要的新的FPGA模拟资源如下:

1.分数锁相环(fplls)。来自Altera公司的实现分数频率合成。如图1所示,该功能是通过放置反馈回路中的Delta -sum;调制器允许将分裂因子动态逐周期修改,所以由此产生的当量(平均值)不是整数。该Delta;-sum;调制器可以通过外部信号被控制,进一步增加灵活性。通过这种结构,数字通信的基准振荡器的性能得到改进。在许多当前工业系统中,高速,可靠的通信接口是必需的,例如,用于控制或监视目的或数字实时仿真。

2.模拟-数字转换。Xilinx 7系列模拟混合信号(AMS)技术通过XADC块提供高质量的模拟数字转换和可定制的信号调节,其中包括两个12位,1-Msps adc,双采样保持放大器,允许差分采样、多路复用器允许访问17个输入通道,以及电源和温度传感器。一个示例应用程序XADC电动机控制块是描绘在图2中。

3.模拟计算引擎(ACE)。Microsemi SmartFusion FPGA包括一块所谓的ACE模块,能够控制三个12位,600 -过度增殖ADC样品和,以及三个24位DAC。如图3,ACE包含两个功能块,类似简单的自定义微控制器:样品测序引擎(SSE)和后处理引擎(PPE)。在其他功能,SSE允许配置ADC的分辨率和采样周期,外部信号也开始用到。PPE允许不同的过滤器或线性的变换应用到输入信号。这一块可以方便地用于电力转换器的控制,像[16],基于三相的直接功率控制PWM(脉冲宽度调制)升压整流器描述。

B浮点运算

与FPGA的另一个重要的历史局限性有关的是可实现的资源数量非常有限浮点运算。因此,许多设计适应在固定点工作。尾数对齐与规范化消耗了大量的资源设备,从而也导致了缓慢的运行。这个问题被新的数字信号处理器块的可用性克服了,IEEE 754单精度和双精度格式,如Altera的可变精度的DSP块(图4)。IEEE754兼容的DSP模块包括加法器和乘法器能够在同一个(高)时钟频率作为他们的工作定点对口。这些块的其他功能如内部寄存器的系数和收缩寄存器,它们允许基于向量的函数(如快速傅立叶变换或有限脉冲响应滤波器)来实现几个浮点数字运算模块的同时互连操作。厂商提供的浮点数学集功能(许多符合规格的OpenCL 1.2)优化这些块的实施。

C嵌入式处理器

基于SoC的设计FPGA(产生所谓的领域可编程SoC,FPSoC)经历了近几年的不平凡的增长。厂商已经开发出具体的优化FPSoC架构的连接硬件外设和软或嵌入式处理器的分布式逻辑。

在第III.A.讨论了软处理器,关于嵌入式处理器,Altera、Xilinx、和Microsemi目前提供的包括硬件实现的FPSoC解决方案有不同的ARM处理器。Microsemi SmartFusion器件包括Cortex-M3处理器,如图5所示,而Altera和Xilinx公司选择了双核Cortex-A9处理器加入他们最近的FPSoC家庭,Arria10(图6),Arria V,CycloneV和Zynq-7000。双芯方法,特别适用于实时应用,其中操作系统和主程序可以在一个内核中运行,而另一个是专门用于时间临界函数。在Altera和Xilinx器件中、处理器和FPGA的构造是独立的,把后者关闭以降低功耗是可能的。此外,逻辑可以完全或部分通过处理器重新配置,据报道,Xilinx 近日一步到位引入UltraScale 设备,配备四核ARM Cortex双核心ARM Cortex A53和R5的处理系统,也包括ARM Mali-400 MP2图形处理器。

嵌入式处理器的解决方案的一个应用实例在[20]演示,永磁同步机(永磁同步电动机)的模糊控制器的实现是在SmartFusion设备上结合Cortex-M3处理器在FPGA结构上的逻辑分布。

D.硬盘内存控制器

Arria V和10个Altera公司系列产品包括专用对通过硬件访问外部DDR/DDR2 / DDR3/DDR4的内存(图7)。Xilinx公司的Spartan-6和Virtex-6系列还包括 DDR3内存控制器,增强7系列产品的设备和扩展UltraScale系列支持DDR4的内存。两类DDR/DDR2 / DDR3硬盘内存控制器可用美高森美SmartFusion2设备(图5):MSS控制器让记忆是从ARM Cortex-M3内核访问,而结构控制器允许访问的内存从FPGA的逻辑结构进入。与IP基于核心的软解决方案相比,硬控制器实现较低的延迟和更高的访问频率。他们支持不同的数据宽度,重新排序的指令与数据乱序执行,减少延迟优先级的定义为大规模数据传输,流动读或写操作的大规模数据传输操作,端口接口、低功耗模式,用户控制的部分刷新周期用于减少消耗,或纠错算法。

Virtex-6和Virtex-7对于移动对象检测视觉系统的报告在[ 22 ],在那里图像存储在DDR3内存,这是FPGA通过硬盘控制器来访问。

E.专用设备

与供应商的设备尽可能针对应用领域不同,一些公司专攻特定应用程序的解决方案。目前还没有侧重于工业应用,但在这里提及一下一个未来在工业系统可能有的前景。

Tabula提出了一种新颖的叫做Spacetime的可配置的架构在他的ABAX2 3PLD系列中。这一概念基于这些设备在GHz的范围内频率能重新配置。通过这种方式,一些资源能在每个主时钟周期被利用。目标系统分为子系统,实际上只在一小部分主时钟周期出现在设备上。过程对用户是透明的,用户只在所有逻辑设备在所有时间被实现时检验。这种方法的主要优势在于系统可以用更少的资源,实现较短的连接,导致更短的延迟,因此,高有效的操作频率。设计是通过Stylus执行,一个常用的可配置的系统设计流,这使得过程对用户透明通过让拟合系统进入Spacetime架构。目前有限的嵌入式硬件资源限制了应用领域主要是高速通信系统,如路由器和交换机。

快速动态配置可以提供显著的优势,在某些工业应用中,例如应用不同控制策略对不同工厂操作条件的优化,如在[ 23 ]的情况下,电动马达其工作状况可能受工业设施的大的变化的影响。在这种情况下,不同的转换控制策略(开环电压/频率控制,磁场定向控制,直接转矩控制)不同的FPGA的配置是动态变化的,要保证一个稳定的工作状态必须有足够流畅的马达。

QuickLogic公司专注于其专用的移动应用程序标准产品(CSSP)解决方案,支持 PolarPro 和 ArticLink非易失性(熔丝)系列装置。CSSP是基于单个芯片硬件功能块的组合,在移动通信系统中广泛使用的可配置逻辑。硬件功能块也配置的,允许根据服务来进行定制不同的规定或用户偏好。PolarPro装置旨在提供连接解决方案,而ArrticLink面向显示和可视化功能。

III软件资源

具体的功能强大的软件工具需要利用FPGA的许多不同的复杂的硬件特点。越来越多的硬件资源包括在当前的FPGA中,导致越来越复杂的系统。因此,需要增加设计和验证工作。因此,通常很难利用现有资源优势。随着技术的规模下降,设计成本显著增加,突出显示在图8。

FPGA在软件方面最重要的进展,即IP核的设计工具,在 III-A和III-B部分分别调查和分析。

A.IP核

合适的IP核的可用性,可以大大简化复杂系统的设计。IP核在现代设计的重要性可以从半导体IP市场增长到两倍于整个半导体市场这一事实明显注意到[25],FPGA的设计组成从2012到2014的趋势如图9所示。清楚地注意到,新设计的逻辑减少的相对量,而IP核的使用量增加,趋势是后者成为占主导地位。

使用最广泛的FPGA IP是软处理器。尽管其他软处理器是可用的,从综合文献作者的分析,可以清楚地得出结论,Xilinx MicroBlaze和Altera Nios II依旧是在应用程序领域被使用最广泛的软处理器。最近没有发生重大变化,但他们已经通过添加新的外设和指示进步了。更重要的是,内存访问进行了优化。,使用先进的可扩展的接口(AXI)。例如,最新的MicroBlaze有新的通用输入(GPI)中断,改进的延迟在中断例程调用,或可编程波特率通用异步接收/发送器(UART)。还包括一个AXI系统缓存软外设可以用在任何基于内存控制器作为二级缓存,提高系统性能。

尽管这些FPGA厂商广泛使用软处理器,当前行业对“标准”处理器的利用率有一个趋势。软版本商业(非FPGA供应商特定的)微控制器已经发展为在FPGA设计中实例化。例子包括ARM Cortex-M1,飞思卡尔ColdFire V1,或MP32 MIPS技术。例如,在[27],一只ARM Cortex-M1处理器在Xilinx和Altera FPGA中被实现用于为设计提供一个IEEE 754 -兼容的浮点单元。

正如II-C节所讨论的,目前FPGA供应商有不同的包括硬件实现的ARM处理器在他们的设备上,加强了使用的“标准”代替特定的处理器的趋势。这些解决方案(硬或软)存在的优点有FPGA技术独立,低成本,著名的架构。支持多编程工具,与许多操作系统兼容,允许代码重用等。

在这种情况下,越来越重要的问题是连接IP核与设计中的其他元素。这是复杂系统中的一个重要方面,因为利用IP和的有点可以被差的连通性损害。因此,目前的IP核通常来自标准接口(如AXI),便于集成和避免连接错误。这样的解决方案的一个例子是Xilinx的 AXI CAN。

IP核是最广泛的应

剩余内容已隐藏,支付完成后下载完整资料


英语原文共 12 页,剩余内容已隐藏,支付完成后下载完整资料


资料编号:[147239],资料为PDF文档或Word文档,PDF文档可免费转换为Word

您需要先支付 30元 才能查看全部内容!立即支付

企业微信

Copyright © 2010-2022 毕业论文网 站点地图