论文总字数：17030字

摘 要

随着集成电路的发展，在模拟电路和数模混合电路中，振荡器在大部分电子系统中扮演着重要的角色，从微处理器中产生的时钟信号到蜂窝移动电话中合成调剂所需的载波，为了提高电路的性能，对于振荡器的要求越来越高，相应的版图设计也是至关重要，它直接关系到芯片内振荡器性能的好坏。

本人大四实习于无锡微电子研究所的研发部，是一名集成电路版图设计师，在实习期间参与了几次项目，本次论文所参考的项目即cs18A05，cs18A05是八位高性能精简指令集MTP单片机。LIRC模块是其中的一个模块，即内部低速振荡器模块，(可简称OSC)。与LC振荡电路相比， LIRC具有成本低、体积小、安装简单的特点，因此它在该项目中有重要的作用。

版图设计的方法主要分为3种，也就是人工设计方法、全自动设计方法以及半自动设计方法。本文所设计的电路版图，采用的方法是全自动设计方法。全自动设计方法指的是在自动设计系统数据库中，基于特定的EDA设计平台预先设计好各种电路单元结构的电路图、电路性能参数及版图，并生产一系列数据文件。本文的设计所采用的是Linux操作系统下的Cadence软件的Virtuoso工具，设计的版图元件包括PMOS、NMOS、电容、电阻。在版图设计后续工作中的布局要考虑到与项目的其他模块的连接，并考虑到产生的各种效应，提高LIRC模块在整个芯片中的可靠性。

本次项目版图最终对设计出的结果使用calibre验证工具进行LVS和DRC验证，并使用hspice软件进行模拟仿真，最终结果顺利通过。

关键词： Cadence; 版图设计； 振荡器； 验证仿真

Layout design based on integrated circuit OSC under Cadence

Abstract

With the development of integrated circuits, in analog circuits and digital-analog hybrid circuits, oscillators play an important role in most electronic systems, from the clock signals generated in microprocessors to the synthetic adjustments required in cellular mobile phones. Carrier, in order to improve the performance of the circuit, the requirements for the oscillator are getting higher and higher, the corresponding layout design is also very important, it is directly related to the performance of the on-chip oscillator.

I am a senior intern at the Ramp;D department of Wuxi Microelectronics Research Institute. I am an integrated circuit layout designer. I participated in several projects during the internship. The project referenced in this paper is cs18A05. cs18A05 is an eight-bit high performance reduced instruction set MTP microcontroller . The LIRC module is one of the modules, the internal low-speed oscillator module (or OSC for short). Compared with the LC oscillating circuit, LIRC has the characteristics of low cost, small size and simple installation, so it plays an important role in this project, which plays an important role in this project.

The layout design method can be divided into three categories, namely, a fully automatic design method, a semi-automatic design method, and an artificial design method. This design adopts the fully automatic design method. The fully automatic design method refers to the pre-design of the circuit diagram, circuit performance parameters and layout of various circuit unit structures based on the specific EDA design platform in the automatic design system database, and produces a series of data file. This paper is based on the Virtuoso tool of Cadence software under Linux operating system. The layout components are designed to include PMOS, NMOS, capacitor and resistor. The layout in the follow-up work of the layout design takes into account the connection to the other modules of the project and takes into account the various effects that result. Improve the reliability of the LIRC module in the entire chip.

The project layout finally uses the calibre verification tool for LVS and DRC verification, and uses hspice software for simulation. The final result is passed.

Keywords: Cadence, layout design, oscillator, verification simulation

目 录

摘 要 I

Abstract II

第一章 引 言 1

1.1 选题背景及意义 1

1.2 国内外微电子技术的发展现状 1

第二章 LIRC模块说明 3

2.1 振荡器的概念及原理 3

2.2 LIRC模块说明 3

2.3 LIRC模块工作原理 4

2.4 参数仿真 4

第三章 版图设计操作平台 6

3.1 Linux操作系统 6

3.1.1 Linux系统特性与版图设计 6

3.2 Cadence操作软件 6

第四章 版图设计操作流程 8

4.1 版图设计简单操作流程 8

4.1.1 软件开启 8

4.1.2 技术库与设计库新建步骤 8

4.1.3 版图设计创建 9

4.1.4 编辑电路图 10

4.1.5 编辑版图 10

4.2 Virtuoso Layout Editor 快捷键归纳 12

第五章 OSC的电路版图设计 13

5.1 开启设计前的准备 13

5.1.1 调整版图显示特性 13

5.1.2 User Preferences 设置 14

5.2 LIRC的布局 14

5.2.1 初步布局 14

5.2.2 深度布局 16

5.3 连线 17

5.4 版图DRC、LVS验证 17

5.4.1 生成网表文件 netlist 17

5.4.2 修改错误 18

5.5 版图设计效果 21

第六章 结束语 23

致 谢 24

参考文献 25

附 录 27

第一章 引 言

1.1 选题背景及意义

剩余内容已隐藏，请支付后下载全文，论文总字数：17030字