串行总线正在取代传统的并行总线成为高速接口的主流技术，针对不同的应用领域，出现了一系列串行互联技术规范，其中Serial Rapid IO是针对嵌入式系统的高性能互联技术，是未来十几年中嵌入式系统互联的最佳选择之一。工业以太网高速总线技术已经在国外发展多年，随着国家对智能制造的大力支持以及近几年中国自动化市场的迅速发展，在倍福、欧姆龙、西门子为代表的外资巨头的支持与推动下，高速总线方案也已经在国内各行业，尤其3C。锂电、半导体等新兴行业开始大量的普及应用。FPGA具有非常丰富的逻辑资源和高速率的并行处理架构，这不仅为rapid IO技术实现提供了方便，而且还使其定制具有相当的灵活性。

2. 研究的基本内容与方案

本题是研究高速串行总线的控制与应用的问题。在FPGA方面，针对serial rapid IP核，修改其复杂的用户接口，建立一套适合本系统中所有FPGA都适用的简化的用户接口，根据要求，设计一套以FPGA为构架的信号预处理模块中数据传输的具体方案，分析高速串行总线在不同情况下的具体应用，使节点之间以12.5Gb/s的速率进行数据传输。并讨论FPGA在实际应用中的几种优化措施，并在这几种优化方案的基础上得到稳定的结果。

SRIO接口作为不同模块之间的数据交互通道，用户数据可以通过SRIO接口实现由主机传送到目标机的通信过程。基于FPGA实现的SRIO接口设计方案主要由3个模块组成，即信号逻辑模块、用户逻辑模块和SRIO IP核模块。

FPGA内部设计的实现方案：

信号逻辑模块是整个系统的起始端和结束端，该模块也可看作是整个系统传输数据的中转站。它的主要功能包括控制信号的发送和接收，以及数据的处理，同时通过控制DDR3 SDRAM来解决数据通过SRIO接口高速传输时速率匹配问题。

用户逻辑模块是远程设备与rapid IO端点设备之间进行数据互通的桥梁。该方案中的用户接口模块由三个模块组成：发起模块，目标模块和配置模块。其中配置模块主要负责维护操作和错误管理，同时肩负着发现和配置系统中的rapid IO器件的作用；发起模块主要是依据逻辑层核端口提供的发起请求和发起响应的接口实现额，当它作为主机模块时，负责发起请求和检验发起响应；而目标模块则是从机模块，它主要负责产生目标请求和验证相应的目标响应。

SRIO IP核模块是该系统的核心模块，它实现了serialrapid IO通信协议，主要由逻辑核、缓存器和串行物理层核三个部分组成。它实现了不同SRIO端点设备之间的数据交互。

SRIO核功能分析：

Xilinx公司的SRIO IP核主要包括逻辑传输层核、缓存器核、物理层核、寄存器管理参考设计、复位模块及时钟模块参考设计。它支持3种宽度通道和5种速率的选择，因此具有高度的灵活性，能够根据不同的需求选择，以便适应不同的应用。