1. 研究目的与意义

在现代信息技术发展的趋势下，人们对高速数据采集和处理系统的需求日益增加。例如，在医疗、航空航天、电子电力等领域，需要对高速、高精度的数据进行采集和处理。工业上对于高速并行a/d的需求也越来越大。而fpga（现场可编程门阵列）由于其可重构性、并行性能强、数据处理速度快等优点，在高速数据采集系统中得到了广泛应用。

因此，针对这种需求，需要对fpga高速数据采集系统进行研究，以提高对高速数据的采集和处理效率，满足各种实际应用的需求。同时，随着fpga技术的发展，fpga设备本身的性能也在不断提升，因此，对fpga高速数据采集系统的研究还具有进一步发展的潜力。

传统的信号采集系统使用单片机作为主控，性能受到许多限制，单片机由于其串行执行程序的特点和有限的i/o速度，难以实现高速采样。在低速数据采集系统中，单片机直接控制a/d转换器，数据采集一般要经过启动a/d转换、读取a/d转换值、将数据存入存储器、修改存储器地址指针、判断数据采集是否完成等过程。由于数据采集的功能主要通过软件来实现，因此，其采样速率一般在1mhz以下。在高速数据采集系统中，单片机不再承担a/d转换的控制、数据的读出与存储工作，这些操作由专门的高速数字电路完成。通过高速a/d转换模块，实现a/d转换的数据和存储器之间的直接传输，其最高采样率可达50mhz，而且可以做到多通道同时采集，互不干扰。具体来说，fpga与单片机相比有以下优点：

2. 研究内容和预期目标

研究内容：

设计实现一款基于并行adc硬件结构的高速数据采集系统。系统采用基于现场可编程门阵列(fpga)的控制芯片配合双路高速adc 3pa1030实现并行高速信号采集，并对信号进行处理，测量其其峰峰值和频率，并通过fft运算显示信号频谱。采集到的信号波形和测量数据在vga显示器上显示。另外配合高速dac ad9708实现波形发生功能，产生的信号输出给adc进行采样。高速adc采集获得的数据，通过sdram缓存，并通过spi接口与esp32联网模块通信，实现数据实时联网上传到巴法云平台，实现波形的在线保存功能。

系统的高速采集部分采用verilog hdl直接编写产生相应数字电路，系统具有高速可靠性，信号波形采取查找表的形式，将波形码表预先存储于rom中，通过相位累加器、控制时钟约束产生波形由ad9708输出。波形的联网保存通过esp32的二次开发实现，具有传输速度快、可靠性高的优点。

3. 研究的方法与步骤

1、查阅fpga相关文献资料，高速数据采集电路，esp32二次开发和物联网云平台的实现方法、发展状况等，搜集整理相关资料。

2、研究fpga硬件开发环境和软件开发环境，学习基于fpga的设计流程和verilog hdl语言。

3、学习高速adc器件的模拟前端硬件电路。

4. 参考文献

[1] 王金明.数字系统设计与verilog hdl(第7版).电子工业出版社. 2019年01月

[2] 夏宇闻. verilog数字系统设计教程 (第3版).北京航空航天大学出版社.2017年

[3] 黄继业，陈龙，潘松.eda技术与verilog hdl (第3版).清华大学出版社 2017

5. 计划与进度安排

1. 第1-3周 查阅相关文献资料，研究多点无线温度测量的的基本原理、无线控制方式及物联网云平台等相关技术的发展状况，分析总结并撰写开题报告。

2. 第4-5周 学习veriloghdl语言、fpga的软硬件的开发环境quartusⅡ、sdram和vga的原理、高速a/d模块与fpga的接口时序，并完成相应模块的仿真，着手进行esp32二次开发，实现与fpga的数据交互功能。

3. 第6-7周 设计并制作整体硬件电路。